基于片上网络的多核处理器的研究与实现

发布时间：2019-09-04 10:32

【摘要】：随着集成电路制造工艺的发展，单核处理器的性能很难再进一步提升，多核处理器越来越受到人们的重视。基于FPGA的可编程片上系统（SOPC）具有灵活的设计方式，它为多核处理器的设计和实现提供更加方便快捷途径。 本文在探究了Xilinx SOPC的最新设计方法后，以Microblaze软核处理器为基础，在FPGA上设计并实现了一个可扩展的多核处理器平台。多核处理器平台的设计包括了核间通信的设计和处理器节点的设计。对于核间通信，本文采用了片上网络（NoC）方式。和传统片上总线相比，NoC具有通信带宽大、可扩展性强、支持设计重用等优点。文中采用了2D-mesh拓扑结构、包交换算法和确定路由作为NoC的设计方案，该种方案不仅消耗资源少、数据传输延迟小，而且不存在死锁问题。对于处理器节点部分，本文研究并设计了处理器节点的方案，包括主控单元和可配置接口单元。主控单元以Microblaze为核心，配置了存储器、总线、DMA等设备，主要用于处理器节点控制和进行简单的计算；在可配置接口单元中提供了加速器的通用接口，以进一步提高处理器的性能。 针对设计的多核处理器平台方案，文中将其划分为四部分来分别进行设计。在主控单元部分给出了各个IP核的特点、参数设置和连接方式。互连接口部分中给出了IPIF的生成方法和接口信号的使用。在其他两部分均给出了相应的设计思路和硬件结构。为了方便Microblaze直接控制可配置接口单元，在处理器节点模块中还给出指令译码和指令收集的硬件结构。 最后，本文按照设计的硬件结构，在Xilinx公司Virtex-7FPGAVC707评估板上实现了一个2*2mesh规模的NoC多核处理器平台。完成了该处理器平台的软件设计，，包括系统的初始化以及典型标准IP核的软件设计。在此基础上，采用了大矩阵相乘来对处理器平台的性能进行了评估。评估结果表明，该处理器平台不仅功能正确，而且在速度上是单个Microblaze的286.73倍。
【图文】：

图 2-1 MicroBlaze 的内核结构（1）内部结构为了提高数据吞吐率，Microblaze 采用指令和数据空间分离的哈佛结构。内32个32 位的通用寄存器以及 2 个32位的特殊寄存器，通用寄存器包括 R0-R3殊寄存器包括 PC（Program counter，程序计数器）和 MSR（Machine status regist器状态寄存器）。地址总线为 32 位，可寻址空间达 4GB。为了提高性能，还了指令预测分支策略和预取缓冲区。为了进一步提高处理器性能，提供了可硬件实现的功能单元：筒形移位寄存器、乘法器、除法器、浮点运算单元。（2）流水线结构Microblaze 处理器的指令采用流水方式执行。大多数指令只需要一个时钟，某些指令需要多个时钟周期，比如乘法指令。Microblaz 提供了面积优化的选项。当采用面积优化时，流水线分为取指、和执行三级，可以减少硬件开销。图 2-2 为 Microblaze 处理器的三级流水结构取址 译码 执行指令1

Virtex-7FPGAVC707评估板
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2013
【分类号】：TP332;TN47

【参考文献】

相关期刊论文 前5条

1 汪健;张磊;王少轩;赵忠惠;陈亚宁;;多核处理器核间高速通讯架构的研究[J];电子与封装;2011年06期

2 王磊;32位软处理器MicroBlaze的体系结构及其应用[J];今日电子;2004年05期

3 孙华锦,高德远,张盛兵;Round robin调度算法在FPGA中的实现[J];电子与信息学报;2003年08期

4 王峥;顾华玺;杨烨;乐天助;;片上网络交换机制的研究[J];中国集成电路;2007年12期

5 彭晓明;郭浩然;庞建民;;多核处理器——技术、趋势和挑战[J];计算机科学;2012年S3期

相关博士学位论文 前1条

1 张庆利;多核SoC中的片上网络关键技术研究[D];哈尔滨工业大学;2008年

相关硕士学位论文 前4条

1 黎黎;片上网络路由算法研究及路由节点的FPGA设计[D];电子科技大学;2007年

2 张帅;基于FPGA的可重构混沌加密仪的设计与实现[D];大连理工大学;2008年

3 韩正飞;基于片上网络多核处理器雷达成像算法的并行化实现[D];南京大学;2012年

4 王坚;片上网络优化策略设计与仿真[D];电子科技大学;2008年

本文编号：2531694