一种提高SRAM写能力的自适应负位线电路设计

发布时间：2019-09-29 00:41

【摘要】：随着器件尺寸缩小到纳米级,在SRAM生产过程中,工艺偏差变大会导致SRAM单元写能力变差.针对这一问题,提出了一种新型负位线电路,可以提高SRAM单元的写能力,并通过控制时序和下拉管的栅极电压达到自我调节负位线电压,使负电压被控制在一定范围内.本设计采用TSMC 40nm工艺模型对设计的电路进行仿真验证,结果证明,设计的电路可以改善写能力,使SRAM在电压降到0.66V的时候仍能正常工作,并且和传统设计相比,本电路产生的负电压被控制在一个范围内,有利于提高晶体管的使用寿命,改善良率,节省功耗.
【图文】：

电压图,位线,电压,字线

微电子学与计算机２０１４年Ｖｔｈ工作窗口的变化．绝大部分存储单元的Ｖｔｈ在菱形区域内．如果菱形的区域超过虚线，就表明在虚线右侧的存储单元无法完成写操作．这时，写辅助电路变得不可或缺［１］．图１Ｖｔｈ工作窗口基本的写辅助方法有如下四种：①降低电源电压Ｖｄｄ；②抬高Ｖｓｓ电压；③抬高字线（ＷＬ）电压；④负位线（ＢＬ）电压．存储单元的写操作是通过传输管将“０”信号写入的，写操作的难易程度主要是由传输管和上拉管的强弱决定的．传输管越强，写“０”的能力就越强，反之，上拉管越强，就越难写入．对于降低Ｖｄｄ和抬高Ｖｓｓ电压的方法，其根本的原理是使上拉管的｜Ｖｇｓ｜减小，削弱上拉管的强度，提高写的能力．然而，随着器件尺寸的降低，这种改善效果变得越来越小，主要原因是现有的ＳＲＡＭ存储单元中Ｐ管上拉能力不强，进一步弱化其上拉能力，对改善写的影响很小［２］．对于抬高字线电压和负位线电压的方法，其原理是使传输管的Ｖｇｓ变大，增大传输管的下拉能力．这两种方法在改善写能力方面是比较明显的，但是也会带来负面影响，其中抬高字线电压的方法和前两种电路一样，会使存储单元的静态噪声容限（ＳＮＭ）变差．而对于负位线电压方法，如果位线电压降得过低，同一条位线上其他存储单元传输管的亚域值漏电变大，甚至可能会导致其他字线为低电平的时候将“０”写入存储单元，误写其中的数据．权衡以上四种方法，负位线电路由于其改善写能力强、负面影响小，将成为今后ＳＲＡＭ写辅助电路主要研究方向．２．２传统负位线

趋势图,位线,电路,负电压

微电子学与计算机２０１４年反地趋势．图５中的虚线显示了在５种工艺角、１２℃温度下的仿真结结果，显示在不同的温度和工艺角都能满足此趋势．而且可以发现，ＳＳ和ＳＦ工艺角下的产生的电压更负，很好满足了在这两种工艺角下需要更低的负电压需求．图４传统负位线电路与新负位线电路负电压变化趋势及新负位线电路在不同ＰＶＴ下的电压趋势图５分别对比了在不使用负位线电路、传统负位线电路和本文提到的负位线电路在ＳＦ工艺角的情况下不同的仿真结果．纵坐标是表示１千万个ＳＲＡＭ存储单元中的功能失效的个数，可以发现在低压不采用负位线电路的情况下，有大量的存储单元没有办法写入数据；采用传统的负位线电路虽然在低压下可以写入数据，但是在高压下却出现将存储单元误写的情况，这些都对良率有很大的影响．而本电路既保证低压下的写功能，又不影响高压下的数据的稳定性．图５三种电路下存储单元功能失效的个数的对比和相对传统负位线电路的功耗在功耗方面，ｐ管和电阻串联会引入一小段时间的直流通路，造成功耗．但是由于高压下负位线电压的抑制作用，没有产生过低的负电压，在对ＳＲＡＭ位线ＢＬ预充电的过程中能节省一部分功耗．因此对比传统负位线电路［４］，在低电源电压下多消耗９％的电能，但是在高电源电压下，却节省了３５％的功耗，如图５所示．５结束语本文阐述了一种新型的自适应负位线电路，，可以提高ＳＲＡＭ存储单元在低压下的写能力，而且消除了传统负位线电路的不良影响，延长器件的使用寿命，不会影响高压下的数据稳定性．因此，在降低电源电压，节省功耗方面有很大的意义．
【作者单位】：上海交通大学微电子学院;
【分类号】：TP333

【相似文献】