X-DSP64位定点运算单元与向量归约网络的设计与实现

发布时间：2019-11-04 01:09

【摘要】：数字信号处理器是一种适合于数字信号处理的嵌入式微处理器，是数字信号处理的核心，随着其在通信、多媒体、航天、雷达等高端领域的广泛应用，对DSP性能的需求也越来越高，研制高性能的DSP具有重要意义。 X-DSP是一款自主设计的高频、高性能64位DSP，采用超长指令字体系结构，哈佛总线结构，主频1.5GHz。本文主要涉及X-DSP的定点运算单元和向量归约单元（VRDC）的设计与实现，其中定点运算单元包括定点算术逻辑单元（IALU）和定点除法器。 1、在IALU单元的设计过程中，分析了单元的设计需求，设计了IALU单元的相关指令。本文提出一种新型的SIMD64/32位稀疏树/进位选择混合型加法器结构，并以此为核心结合操作数隔离低功耗技术，完成了定点算术逻辑单元的设计与实现。 2、本文在基数-2RNS除法算法的基础上，改进提出了基数-16RNS除法算法，采用ASIC半定制设计方法实现了64位定点除法器。RNS算法的核心是将数据用冗余形式表示，将全加器的进位链断开，不会受位宽影响，这样对于64位数据在计算中间余数时在速度上有很大优势。本文设计的除法器电路结构简单，占用资源较少，，稳定性好，能快速完成定点除法运算。 3、以矩阵乘法为例阐述归约操作的意义，并分别分析软件实现和硬件实现时的执行周期，对比结果说明硬件实现方式对数据处理有着明显的加速作用，然后根据定点数据归约单元的设计需求设计了归约指令，整个归约单元的实现分成三个模块：归约网络树、控制模块和运算模块。 4、本文研究了当前集成电路设计中使用的验证方法和验证策略，在此基础上分别在子模块级、单元级和SPE/VPE级对所设计的单元进行了详细的功能验证；综合章节先是简要介绍了综合的策略，给出了各个单元的综合结果并分析了关键路径，其中IALU和归约单元的时序符合X-DSP1.5GHz的设计需求，而除法器目前还处于预研优化阶段，本文的实现为下一步满足时序要求打下了坚实的基础。
【图文】：

一般数（50） $random $random图 5.4 是 SIMD64/32 加减法模块中 64 位有符号加法指令验证计划中前 5 个数据的验证波形，波形符合预期功能（Sum=Src1+Src2）。

图 5.11 IALU 时序报告IALU 单元面积报告如图 5.12 所示，单元面积（Cell Area）11449um2，线面积（Net Area）16306um2。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2013
【分类号】：TP332

【参考文献】

相关期刊论文 前4条

1 万江华;刘胜;周锋;王耀华;陈书明;;具有高效混洗模式存储器的可编程混洗单元[J];国防科技大学学报;2011年06期

2 赵继业;杨旭;;纳米级工艺对物理设计的影响[J];中国集成电路;2008年08期

3 黄秀荪;叶青;仇玉林;;高速除法器设计及ASIC实现[J];微电子学与计算机;2008年02期

4 宣淑巍;李晓江;马成炎;;一种基于循环减法原理除法器的加速方法[J];微电子学与计算机;2009年12期

本文编号：2555386