用于NAND闪存的LDPC码研究

发布时间：2019-11-17 01:30

【摘要】：NAND闪存目前在电子产品中广泛使用。但是，NAND闪存容易出现存储错误，特别是随着工艺的进步和多位技术（MLC）的采用，闪存存储密度大幅度增加，误码率也急剧提高。如何提高NAND闪存的可靠性，降低高误码率，成为一个重要的研究热点。LDPC码因其优异的性能和强大的纠错能力而开始被用于NAND闪存。NAND闪存大容量、低成本的要求以及误码率高的特点，要求LDPC码为高码率的长码，且具有高性能和低复杂度；同时，闪存高速的数据交换要求LDPC码可快速编码。因此，构造可快速编码且高性能的高码率LDPC码，以及设计收敛快速、复杂度低的译码算法，具有重要的意义。本文研究用于NAND闪存的LDPC码构造方法。提出了一种可快速编码的高性能准循环LDPC码构造方法。该方法在构造右半部分矩阵时采用了准双对角线结构，从而实现快速的系统编码；构造左半部分矩阵时，设计了一种优化计算量的六环消去算法，从而实现高效的短环消除，大幅度减少了构造高码率LDPC长码的计算量。仿真表明，与现有用于NAND闪存的(69615,66897)EG-LDPC码相比，本文构造的(34085,32481)QC-LDPC码以更短的码长取得了更好的性能，提高大约0.5dB。在译码方面，本文提出一种改进节点迭代顺序的Improved SBP (ISBP)算法。该算法相比SBP算法提高了性能；降低了译码计算量；加快了收敛速度，平均迭代次数降为BP算法一半。融合改进算法与归一化最小和算法，提出一种改进的Shuffled最小和译码算法。该算法同时具备ISBP算法收敛快速、性能优良的特点以及归一化最小和算法较低的译码复杂度。仿真结果验证了这一结论。
【图文】：

收入预测,全球,闪存

NAND 闪存的大容量、误码率高、低成本的特点、长码、高性能和低复杂度的要求。因此，构造新的适用于闪译码算法具有重要的意义。课题的研究背景和意义，接着阐述 NAND 闪存纠错技术的的主要研究内容和结构安排。背景和意义具备高存储密度，广泛应用于各种移动电子设备中。据调 1 月的调查结果，手机、闪存卡、固态硬盘、U 盘、平板电目前全球对 NAND 闪存芯片需求量最高的 6 类产品。近年等电子产品逐渐普及，NAND 闪存市场快速增长，并将持度报道对全球 NAND 闪存市场的收入进行了统计和预测[2]

性能比较图,快速编码,性能比较

在AWGN信道下，采用对数域BP译码，最大迭代次数为50，将上述SFT-QC-LDPC码(999,888)，与具有相同码长、码率、列重的Mackay随机LDPC码(999,888)进行比较，性能仿真曲线如图3-1所示。图3-1 可快速编码的SFT-QC-LDPC码、原SFT-QC-LDPC码、Mackay码性能比较从图3-1可以看出，对于高码率的LDPC码，本文设计的pH 结构在保证快速系统编码的同时，能够保持原无四环SFT-QC-LDPC码接近随机码的优良性能。3.3.21H 的构造方法——一种优化计算量的六环消去算法由于为准双对角线结构，在列重大于 3 时内部必然不存在六环，因此消去六环的关键在于的构造。由于消去六环过程中可能引入新的四环，，因此消去六环的过程包含了对四环的消去。目前大多数六环消去算法，都采用了逐次搜索四环、六环甚至八环
【学位授予单位】：华南理工大学
【学位级别】：硕士
【学位授予年份】：2013
【分类号】：TP333;TN911.22

【参考文献】