基于CPLD的X86系统硬件检测卡设计

发布时间：2019-12-04 06:40

【摘要】：X86处理器价格高,一旦出现故障会导致电子产品出现各种异常且定位困难。提出一种基于CPLD的X86系统硬件检测卡,当X86处理器出现故障时,将通往IO 80端口地址的上电自检数据通过CPLD转成串行数据输出。该方法不需要PCI硬件插槽,节省PCB空间840 mm2,不需要外置硬件debug卡,降低硬件成本,提高X86系统故障定位效率,方案可实施性强,尤其在高密度电子产品上具有很强的推广价值。
【图文】：

ard_cs是检测端口的片选信号，Base_region1_l是其他外设片选信号，检测端口片选信号产生部分代码如下:Assign80card_cs=(ADDＲ［15:0］==16’h80)?1’b1:1’b0;当CPU通过南桥的PCI总线对内存空间进行读写时，当本地总线输出的地址为0xF000_0080时，即对检测端口进行访问，硬件检测卡模块片选有效，在写信号data_write_l的配合下，转换装置中的PCI总线将数据总线连接到检测单元的数据输入寄存器，再根据根据相应寄存器的配置参数，实现数据的通信。3．2．2本地总线数据并串转换模块实现图5本地总线数据转换模块图8程序仿真波形TxData数据符合通用异步数据收发器UAＲT(UniversalAsynchronousＲeceiverTransmitter)格式，异步通信不要求收发双方使用共同时钟，一帧信息由4部分组成:起始位、数据位、奇偶校验位和停止位［7］。由于BIOS将硬件检测信息发往80端口，，因此逻辑只要实现单工发送模块，将检测信息通过串口送往PC。(1)地址解码模块:该模块包含两部分功能:①寄存器读写，如发送数据保持寄存器0x80，本地总线要发送的数据直接送往0x80地址;线控制寄存器0x83［8］，鉴于本设计只是实现硬件检测功能，当硬件发生故障时，串口通常没有初始化，不能配置寄存器，因此0x83寄存器默认值是0x03，即发送数据位长度为8，无奇偶校验，停止位长度为1。②波特率发生，波特率默认9600bit/s，该模块产生波特率16倍的时钟clk_16x。(2)发送FIFO:由于PCI总线速率33MHz，UAＲT速率较低，为了避免数据丢失，逻辑内实现了一个存储长度为32byte的发送FIFO(先进先出)，将发送保持寄存器0x80的数据缓存到FIFO中。FIFO的接口图如图6所示。图6发送fifo接口图(3)发送模块:在clk_16x时钟控制下，将从发送FIFO读出的并行数据转换?

【参考文献】

相关期刊论文 前2条

1 程鹏;刘维亚;郑喜凤;;基于FPGA的PCI总线接口设计[J];电子器件;2007年02期

2 张羽;胡玉贵;殷奎喜;李佶莲;;基于FPGA的多串口扩展实现[J];电子器件;2009年01期

【共引文献】

相关期刊论文 前10条

1 孙涛;张华春;;基于MIL-STD-1553B协议的远程终端的FPGA实现[J];电子器件;2010年03期

2 符冰;;基于PXI的1553B总线接口卡设计[J];仪器仪表用户;2012年02期

3 刘鹏鹏;王晶;尹小杰;隋峻;王葳;;基于DSP和FPGA的通用控制器设计[J];电子设计工程;2011年21期

4 谭立志;李二喜;张利民;吴桂清;;基于AT91SAM9261高速铁路路基沉降嵌入式数据集中器设计[J];电子设计工程;2013年17期

5 封勇韬;花兴艳;;微型GPS接收机的设计[J];电子设计工程;2014年05期

6 杨龙;刘清`

本文编号：2569515