电阻型存储器器件与工艺研究
发布时间:2020-03-19 12:47
【摘要】: 存储器在半导体市场中占有重要的地位,随着便携式电子设备的不断普及,不挥发存储器在整个存储器市场中的份额也越来越大。目前,Flash占据了不挥发存储器市场90%的份额,但随着半导体工艺节点的不断推进,Flash遇到了越来越多的瓶颈问题,比如浮栅厚度不能随器件尺寸的减小而无限制减薄,有报道预测Flash技术的极限在32nm左右,此外,Flash的其他技术缺点也限制了它的应用,如写入速度慢,操作电压高等。这就迫使人们寻找性能更为优越的下一代不挥发存储器。最近电阻存储器因其高密度、低成本等特点受到了高度关注,所使用的材料有相变材料、掺杂的SrZrO_3、铁电材料PbZrTiO_3、铁磁材料Pr_(1-x)Ca_xMnO_3、二元金属氧化物材料、有机材料等,受电或热等能量的作用下,在高阻和低阻态之间转换。以相变材料为存储介质的阻性存储器亦被称作为相变存储器(Phase Change Memroy,简称PCM),在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面都具有极大的优越性,成为未来不挥发存储技术市场主流产品最有力的竞争者之一。目前应用最广泛的是GeSbTe(简称GST)合金材料,在电的作用下使其在晶态和非晶态之间转换,对应为器件的低阻态和高阻态。当前,在相变存储器研究领域中,写操作电流(RESET电流)过大是阻碍其商业化的一个关键问题,降低RESET电流主要从两方面考虑,对常用的GST材料进行掺杂改性或者开发新型相变材料;另一方面,减小器件尺寸和相变薄膜厚度,减小相变区域,从而降低发生转变时需要的能量,然而,传统器件的尺寸依赖于光刻技术。本论文第一部分主要围绕3D相变存储器器件设计展开,利用边墙定位技术,构建3D纳米相变存储器,其电极横截面积取决于电极材料的厚度和台阶高度,使器件尺寸完全突破光刻限制,不需要先进的光刻技术,极大的降低了生产成本,在大尺寸工艺下,依然可以获得纳米级器件尺寸。在5μm实验室工艺条件下成功获得了100nm以下纳米相变存储器阵列。 以金属氧化物为介质的电阻型存储器通常被称为阻性存储器(ResistiveRandom Access Memory,简称RRAM)。其中,二元金属氧化物(如Nb_2O_5,Al_2O_3,Ta_2O_5,TixO,NixO,Cu_xO等),因为其器件结构简单、成分精确可控而受到格外关注。Cu_xO(x<2)作为两元金属氧化物中的一种,其优势更为明显,因为Cu在现在的半导体后端互联工艺中广泛应用,以Cu_xO为基的阻性存储器件可与互联工艺完美兼容而不需要引入新元素。本论文第二部分主要围绕Cu_xO基阻性存储器展开,用反应离子(RIE)氧化进行Cu_xO制备,对器件的forming电压、疲劳特性、保持特性进行了研究,提出了上电极界面处的局部导电通道的形成与关断的电阻转换模型,基于双大马士革工艺,提出相应的与铜互连后端工艺集成的解决方案,为生产低成本、高密度、高可靠性的Cu_xO电阻存储器奠定了基础。
【图文】:
第一章绪论基于浮栅(floatinggate)的闪存(Flash)闪存是通过对传统MOS进行改造后形成,由衬底、隧穿氧化层、多晶硅浮栅(FG)、栅间绝缘层和多晶硅控制栅(CG)组成,其结构如图1所示〔4]。闪存通过使用强电场,将电子注入或拉出浮栅(FG)来实现编写和擦除过程,如图2所示。当在控制栅(CG)上施加一个较高的正压,导电沟道中的部分电子会以隧穿电流的方式注入到浮栅层中,,同时被浮栅层俘获;当在控制栅施加一反向高电压,俘获的电子将以隧穿电流的形式被拉出浮栅层。由于浮栅中电子数量的变化,存储单元的开启电压会随之变化。当向浮栅中注入电子时,开启电压较高,定义为‘1’;当浮栅中电子被拉出时,开启电压较低,定义为‘0’,读取数据时,施加某一幅值的电压于控制栅,通过读取源漏端电流来区分不同的存储状态。
第一章绪论基于浮栅(floatinggate)的闪存(Flash)闪存是通过对传统MOS进行改造后形成,由衬底、隧穿氧化层、多晶硅浮栅(FG)、栅间绝缘层和多晶硅控制栅(CG)组成,其结构如图1所示〔4]。闪存通过使用强电场,将电子注入或拉出浮栅(FG)来实现编写和擦除过程,如图2所示。当在控制栅(CG)上施加一个较高的正压,导电沟道中的部分电子会以隧穿电流的方式注入到浮栅层中,同时被浮栅层俘获;当在控制栅施加一反向高电压,俘获的电子将以隧穿电流的形式被拉出浮栅层。由于浮栅中电子数量的变化,存储单元的开启电压会随之变化。当向浮栅中注入电子时,开启电压较高,定义为‘1’;当浮栅中电子被拉出时,开启电压较低,定义为‘0’,读取数据时,施加某一幅值的电压于控制栅,通过读取源漏端电流来区分不同的存储状态。
【学位授予单位】:复旦大学
【学位级别】:博士
【学位授予年份】:2008
【分类号】:TP333
本文编号:2590242
【图文】:
第一章绪论基于浮栅(floatinggate)的闪存(Flash)闪存是通过对传统MOS进行改造后形成,由衬底、隧穿氧化层、多晶硅浮栅(FG)、栅间绝缘层和多晶硅控制栅(CG)组成,其结构如图1所示〔4]。闪存通过使用强电场,将电子注入或拉出浮栅(FG)来实现编写和擦除过程,如图2所示。当在控制栅(CG)上施加一个较高的正压,导电沟道中的部分电子会以隧穿电流的方式注入到浮栅层中,,同时被浮栅层俘获;当在控制栅施加一反向高电压,俘获的电子将以隧穿电流的形式被拉出浮栅层。由于浮栅中电子数量的变化,存储单元的开启电压会随之变化。当向浮栅中注入电子时,开启电压较高,定义为‘1’;当浮栅中电子被拉出时,开启电压较低,定义为‘0’,读取数据时,施加某一幅值的电压于控制栅,通过读取源漏端电流来区分不同的存储状态。
第一章绪论基于浮栅(floatinggate)的闪存(Flash)闪存是通过对传统MOS进行改造后形成,由衬底、隧穿氧化层、多晶硅浮栅(FG)、栅间绝缘层和多晶硅控制栅(CG)组成,其结构如图1所示〔4]。闪存通过使用强电场,将电子注入或拉出浮栅(FG)来实现编写和擦除过程,如图2所示。当在控制栅(CG)上施加一个较高的正压,导电沟道中的部分电子会以隧穿电流的方式注入到浮栅层中,同时被浮栅层俘获;当在控制栅施加一反向高电压,俘获的电子将以隧穿电流的形式被拉出浮栅层。由于浮栅中电子数量的变化,存储单元的开启电压会随之变化。当向浮栅中注入电子时,开启电压较高,定义为‘1’;当浮栅中电子被拉出时,开启电压较低,定义为‘0’,读取数据时,施加某一幅值的电压于控制栅,通过读取源漏端电流来区分不同的存储状态。
【学位授予单位】:复旦大学
【学位级别】:博士
【学位授予年份】:2008
【分类号】:TP333
【引证文献】
相关期刊论文 前1条
1 李明;宓一鸣;言智;季鑫;;锗系相变材料的晶体结构[J];热处理;2012年06期
相关博士学位论文 前2条
1 李颖_";基于二元金属氧化物阻变存储器的研究[D];兰州大学;2011年
2 谢宏伟;二元过渡金属氧化物的阻变存储器研究[D];兰州大学;2013年
本文编号:2590242
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2590242.html