USB设备接口芯片的FPGA实现

发布时间：2020-03-21 08:20

【摘要】：USB技术的出现几乎统一了所有外围设备的接口市场,现今的各种外设包括从低速到高速的设备都会提供其USB接口的版本,而2008年年末USB3.0协议的推出更是掀起了USB外设市场的又一个春天。 本文针对USB2.0协议,给出了硬件电路与MCU固件相结合的设计理念。首先从USB设备功能的角度分析了USB2.0协议的总线结构、电气物理特性、设备枚举过程和四种USB传输方式并简单介绍了UTMI协议的作用及其意义。随后在此基础上根据USB设备接口的特性提出了四大模块的划分,将系统划分为MCU及其接口模块、USB设备和协议控制器模块、端点存储单元模块、UTMI及其接口模块。并在Synopsys IP的支持下设计和优化了MCU模块与USB设备和协议控制器模块,用VerilogHDL语言重点完成了端点存储管理单元模块和MCU接口模块的RTL级设计,此外采用了CYPRESS的CY7C68000作为整个USB设备端的高速物理收发芯片,并在此基础上绘制了UTMI接口的PCB板,从而完成了USB2.0设备接口端整个硬件电路的设计与实现。 然后分析了USB设备接口端固件的工作原理与整体结构,依据固件程序的设计流程依次分析和实现了USB中断处理程序,USB标准请求处理和描述符的返回实现,并结合具体的HID类设备-键盘的固件程序重点介绍了HID类USB设备报告描述符的实现以及输入输出报告的返回细节。 最后利用USB主机和UTMI总线功能模型搭建了对USB设备和协议控制器的测试平台并完成了Setup、IN、OUT三种传输方式以及异常和错误情况的仿真测试。并最终在Altera的CycloneII FPGA上完成了USB设备接口芯片的实现。 最后的结果表明该设计能够在预定的时钟频率下工作,完成了USB设备接口芯片的功能,对USB设备接口的SoC集成有着指导和借鉴意义。
【图文】：

哈尔滨工业大学工学硕士学位论文主要是利用 MCU 的固件协助完成 USB 的控制传输即帮助完成对 U枚举过程，此外低速的中断传输部分亦可以通过 MCU 进行很好而其它传输，特别是高速的等时传输与批量传输，其对 USB 的传输颇高，显然不能经过 MCU，而是通过 DMA 传输方式在 USB 缓冲端点存储管理单元中进行数据交换的[27]。8051 的速度相比 USB2.0 定义的 480Mb/s 的速度显然慢的很多，但只发生在 USB 设备与 USB 主机相连时的设备枚举阶段，其他传输工作，这一部分速度的降低对后续整个 USB 系统的传输来说几乎微而如果 USB 设备接口芯片不使用 MCU 而是采用硬件电路来完成 U输的处理虽然会明显提高控制传输部分的传输速率但也会大大提高部分的开销，提高整体电路的设计复杂性。图 3-2 是 DW_8051ip 核的整体结构框图：

哈尔滨工业大学工学硕士学位论文最高时钟频率可以达到 120MHz。_8051 的最大特点就是它可以依据需要进行自由配置，用户可以中断是标准的 6 中断源还是加了外加中断的总共 13 个中断源， RAM 为标准的 128B 或者扩展的 256B，此外，用户还能选否集成有串口且串口的数量可以从 1 至 3 个不等，，并且选择是否 两定时/计数器的基础上外加一个定时/计数器 Timer2[28]。DW性大大加强了该核的自由度与应用匹配性同时也使其移植性有。_8051 的其他特点有：8 位的数据线和 16 位的地址线，高达 64部 RAM，以及丰富的外部 SFR 让用户根据自己的需要进行自B 设备控制器模块
【学位授予单位】：哈尔滨工业大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP334.7;TN791

【引证文献】

相关硕士学位论文 前2条

1 游俊;基于FPGA的USB设备接口设计[D];西南交通大学;2012年

2 武晓栋;基于FPGA的可重构多总线通信单元设计[D];中北大学;2013年

本文编号：2593054