SDIO接口的软硬件实现及性能评估
发布时间：2020-03-22 08:21
【摘要】： 随着移动手持设备功能的不断增加,在设计专用系统芯片时,为满足用户对新功能的要求,芯片要不断增加新的功能模块。从设计、制造周期和成本方面考虑,在芯片上增加功能扩展接口来实现新功能也是一种好的解决方案。本文介绍的是一种极具发展前景的功能扩展接口——安全数字输入/输出(SDIO)接口。 本文首先介绍了SDIO控制器的设计需求,包括SDIO的命令与数据流格式、重要命令和SDIO卡内部存储区的结构。阐述了SDIO控制器的硬件设计方案,硬件包括命令控制器、数据控制器、中断控制器与时钟功耗控制器四个主要部分,具体论述了上述各模块的主要功能和实现方法。实现了SDIO控制器软件驱动,包括命令控制与数据传输驱动、对即插即用的支持和文件系统。建立了基于ARMulator的高层模型,通过高层模型仿真,评估了SDIO控制器FIFO的性能和参数。最后本文详细验证了SDIO设计,采用基于覆盖率驱动的受限随机验证方法全面验证SDIO控制器的RTL设计;利用FPGA从系统和卡兼容性的角度验证了SDIO控制器。 验证结果表明:SDIO控制器各部分控制模块设计合理、工作正常,在25MHZ时钟、多数据线传输模式下的SD存储卡读写传输平均速度分别达到8116.98Kbyte/s和7461.06Kbyte/s。
【图文】：
第一章 绪论第一章 绪论背景（System On a Chip）技术是集成电路领域的一项尖端技术，它能够将微处理器(MPU理器(DSP)、存储器、模拟及射频等电路集成在同一芯片上，，将原来由许多芯片完成的一芯片中，因此 SOC 芯片集成度更高。目前，SOC 芯片已经成为提高移动通信、网、高速计算、多媒体应用及军用电子系统性能的核心器件。ield[1]是由东南大学国家专用集成电路系统工程技术研究中心设计的 32 位 RISC 微控制端手持设备和其它通用嵌入式设备。Garfield使用 TSMC 的 0.25μm 标准的 CMOS 工 ARM7TDMI[2][3]处理器内核，具有低功耗、低成本的优点。Garfield 系统级芯片的体-1 所示：
图 2-2 SD 总线命令格式发通过命令线往控制器，传输内容包括 SDIO 卡寄存器值、CRC 校验2-3 所示：图 2-3 SD 总线响应格式输主要有两种模式：单数据线模式与多数据线模式。当传输数据量较
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP334.7
本文编号：2594786
【图文】：
第一章 绪论第一章 绪论背景（System On a Chip）技术是集成电路领域的一项尖端技术，它能够将微处理器(MPU理器(DSP)、存储器、模拟及射频等电路集成在同一芯片上，，将原来由许多芯片完成的一芯片中，因此 SOC 芯片集成度更高。目前，SOC 芯片已经成为提高移动通信、网、高速计算、多媒体应用及军用电子系统性能的核心器件。ield[1]是由东南大学国家专用集成电路系统工程技术研究中心设计的 32 位 RISC 微控制端手持设备和其它通用嵌入式设备。Garfield使用 TSMC 的 0.25μm 标准的 CMOS 工 ARM7TDMI[2][3]处理器内核，具有低功耗、低成本的优点。Garfield 系统级芯片的体-1 所示：
图 2-2 SD 总线命令格式发通过命令线往控制器，传输内容包括 SDIO 卡寄存器值、CRC 校验2-3 所示：图 2-3 SD 总线响应格式输主要有两种模式：单数据线模式与多数据线模式。当传输数据量较
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP334.7
【引证文献】
相关硕士学位论文 前4条
1 车向勇;基于CK-Core处理器核的系统芯片SDIO接口主控制器设计[D];浙江大学;2010年
2 谌葵;SDIO主控制器设计[D];国防科学技术大学;2011年
3 李显龙;基于SD总线的FPGA加解密算法实现[D];华南理工大学;2012年
4 程志远;基于STM32的网络收音机的设计与实现[D];兰州理工大学;2013年
本文编号：2594786
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2594786.html
