基于进化型硬件的容错方法研究

发布时间：2020-03-27 12:51

【摘要】： 进化型硬件(Evolvable Hardware：EHW)是指硬件能够通过与环境的交互作用自适应地和动态地改变和调整自身的结构和行为，其研究思路是在可重配置的硬件平台上模拟自然进化的过程。进化型硬件具备自适应、自组织、自修复的特点，这为硬件容错技术开辟了一条崭新的途径。进化型硬件不但能在发生错误时，在无需人为干涉的条件下实现自检测、自修复，而且能够发现并修复未知的错误。开展基于EHW容错方法的理论和应用研究对高可靠系统设计领域具有十分重要的意义，例如核工业、航空航天、深海探索以及军事等领域。本文旨在研究基于进化型硬件的容错方法，分别从快速电路进化设计、异构冗余系统进化构造以及胚胎电子系统应用中的优化设计这几个方面进行了研究。具体而言，本论文的主要研究工作有： (1)针对电路进化设计存在收敛速度慢、可扩展性差等问题，本文通过实例分析说明了电路中较复杂逻辑需要多层连接来实现，并在进化策略中引入一种新的变异算子——短距离优先连接变异。该变异算子符合逻辑复杂电路的结构特征，且大大降低了进化算法的搜索空间大小，能够有效地解决电路进化设计中收敛速度慢的问题。在此基础上，将这种进化策略与现有的分而治之设计方法相结合，结合后的设计方法能够进化较大规模电路，解决可扩展性问题，并且弥补了现有分解设计方法存在的使用门电路资源多，缺乏创造性设计的不足。多组测试电路的实验结果验证了该算法的有效性。 (2)研究了硬件电路的进化冗余方法，这种方法解决了冗余系统中由于各子系统间存在相关错误而导致可靠性降低的问题。本文从两个层次研究了这一问题并提出相应的冗余构造方法：首先证明了在相关失效情况下，异构兀余系统的可靠性优于同构冗余系统，然后利用进化算法生成多个结构不同但功能相同的电路用于构造冗余系统，并提出一种基于投票有利原则的冗余系统构造方法；进一步地，以错误相关系数为基础，分析了错误相关存在时冗余系统的可靠性，指出异构电路及其数量的优化选择对可靠性的重要性，并利用遗传算法实现了高可靠异构电路冗余系统的快速优化构造。 (3)提出了一种高可靠胚胎电子系统的设计准则。胚胎电子系统借鉴了生物生长及修复机制，具有自生长、自检测、自修复且重构机制简单等特点，是近年基于EHW容错的研究热点。典型胚胎电子系统是一个节点阵列，它通过节点的冗余和重构实现容错。本文首先指出胚胎阵列在实际应用中设计成为特定功能的电路时，无论采用行取消还是细胞取消的错误恢复策略，胚胎阵列中的活动节点行列结构不同，其可靠性也不相同。在分析了不同恢复机制的可靠性的基础上，从理论和数值分析的角度给出了相应的高可靠胚胎阵列的设计准则。
【图文】：

会议,国际会议,研讨会,自适应硬件

图1一l进化型硬件的沿革与未来【18]随着进化型硬件研究的发展，开始有不少的关于进化型硬件的国际学术会议和研讨会召开，1995年10月，进化型硬件研讨会(wbrkshop，TowardsEvolvableHardware)于瑞士洛桑召开;19%年10月，，第一届进化型硬件国际会议(lstInternationalConfereneeonEvolvableSystems:ICES96)于日本TSukuba召开。除2000年和2001年连续开了两次会议之外，该会议每两年开一次，会议地点主要在欧洲和日本;!999年7月，美国NASA/DOD召开第一届进化型硬件专题研讨会(TheFirstNAsA/DoDv人)rkshoponEvolvableHardware)，专门讨论进化型硬件的理论和应用。该会议每年召开一次，会议地点在美国各地。2006年，该会变为第一届自适应硬件与系统国际会议‘TheF，rstNASA龙SAConferenceonAdaptiveHardwareandSystems:AHS一2006)，在土耳其的Istanbul召开。

基本结构,进化设计,电路

下载至配置电路完成进化设计图2一5电路进化设计的一般流程(l)基于GA的FPTA电路设计A.Stoica等人设计了一种细条纹CMOS可编程晶体管门阵列来进化模拟电路(实验进化的是XNOR电路)【24，25，27]。FpTA的基本结构如图2一6所示，V+S，2}。二}图2一 6FPTA的基本结构【24)
【学位授予单位】：中国科学技术大学
【学位级别】：博士
【学位授予年份】：2007
【分类号】：TP302.8

【引证文献】