高性能嵌入式同步SRAM的研究与设计

发布时间：2020-03-29 11:49

【摘要】： 静态随机存储器作为集成电路不可缺少的一部分,得到了业界广泛的重视和研究。本论文的主题是如何设计一款高性能的静态随机存储器。通过对存储单元的研究以及外围电路的设计,本论文详细介绍了怎样有效提高存储器的存取速度,同时降低功耗。本论文首先介绍了存储阵列划分的原则,太大存储容量的存储器对存储器的存取速度和功耗都是不利的,而太小存储容量的存储器会增加芯片成本。字线译码器直接关系着时钟上升沿到字线开启的延迟时间,因此设计一款高速的字线译码器是非常必要的。在深亚微米工艺水平下,互连线延迟超过了器件的延迟；可以通过合理加大与字线相连的金属线的宽度来减小字线电阻,从而加快对字线的开启速度,降低由于字线slew太差引起的功耗；又可以通过合理减小与位线相连的金属线宽度来减小位线电容,从而加快对位线的放电速度。预充电电路和灵敏放大器的使用,大大减少了存储器数据读出的时间,电压锁存型的灵敏放大器由于具有面积小、速度快、灵敏度大的优点而被广泛应用在存储器中。本论文设计了一款存储容量为64Kb的静态随机存储器,采用的是六管CMOS存储单元,用65nm五层金属单层多晶硅N阱CMOS工艺实现。通过版图后仿真,发现从时钟CLK高电平触发到最终数据读出信号RD,在SS corner、0.9V电源电压、125℃条件下,用了1522ps。符合设计要求。
【图文】：

嵌入式存储器,处理器,位置,嵌入式SRAM

片外高速缓冲存储器厂商倒闭。嵌入式存储器成为了主流厂商的主要选择。据悉，，一颗CoreDuo处理器超过60%的面积由各种嵌入式SRAM如寄存器堆、一二级缓存组成，其存储器部分版图位置如图1所示。图1嵌入式存储器在工 ntelPentium处理器中的位置嵌入式SRAM也一度成为先进晶圆厂的工艺指标衡量的标杆。全球最大的半导体代工厂商台积电(TSMC)在台积电2009技术论坛上表示:全球视觉计算技术的

电路图,存储单元,电路结构,四管

图1.1电阻负载的四管存储单元电路图六管存储单元也是目前最常用的存储单元，是单端读写的存储单元。六管存储单元的电路结构如图1.2所示。它是靠具有正反馈特性的交叉祸合的反相器对
【学位授予单位】：复旦大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP333

【参考文献】