低功耗嵌入式微处理器的VLSI设计研究

发布时间：2020-03-31 09:43

【摘要】：随着集成电路制造技术的发展，芯片的速度和集成度不断提高，功耗密度显著增大，同时为了延长手持设备中电池的使用时间、降低芯片的封装及散热成本，必须在芯片设计时特别考虑功耗因素。嵌入式微处理器是SoC系统最核心的部分，它代表了数字集成电路设计的最高水平之一。因此低功耗嵌入式微处理器设计已成为集成电路设计一个重要的研究方向。 本文在分析集成电路功耗构成的基础上，研究了常用低功耗设计方法，提出了本论文所使用的低功耗设计流程：通过常用指令集的比较，本文选择了优化的指令集，并设计了该32位嵌入式微处理器；在此基础上，重点研究了嵌入式微处理器的低功耗设计方法，包括系统级和结构级的低功耗设计；最后，本文给出了微处理器的验证以及实现结果。 本论文的主要工作包括： 1．采用自顶向下的方法设计了32位嵌入式微处理器SRISC，该微处理器与MIPS32-4Kec在指令及接口时序上完全兼容，该微处理器已通过FPGA验证并流片。 2．由于在越高层次上采用低功耗设计技术，电路功耗可降低的比例越大，，因此本文研究了基于SRISC的系统级低功耗设计技术—动态功耗管理技术(DPM)：在SRISC中内嵌PLL，并设计了PLL控制寄存器，可实现SRISC的动态变频：还设计了功耗管理单元，实现多功耗模式管理，保证了能量的有效利用。 3．在结构级，本文重点研究了运算单元、控制以及存储单元的低功耗设计。其中运算单元包括加法器、乘法器、除法器等，控制及存储单元包括操作数分离、指令译码电路以及Cache等，在分析这些单元常用实现结构以及最新设计技术的基础上，分别对这些单元进行了结构的优化选择或者提出了改进方案。 4．微处理器的功能验证至关重要，本文对SRISC的验证采用了“两步走”策略：首先为基于参考模型的验证方法，设计了SRISC核的参考模型，并基于testcase自动生成测试向量，对微处理器核进行验证；其 摘要 次为基于应用程序的验证方法，应用程序包括benchmark、05等，这 主要验证了Cache以及访存接口的正确性。 5.设计了基于SRISC的演示系统uCRISC，该系统包括S班SC微处理 器、Wishbone总线、内存控制器以及计时器、中断控制器等外设;该 系统基于FPGA实现，可直接对SRISC进行硬件验证，也可对SRIsC 芯片样片进行测试;并且在uCR工SC上移植了嵌入式操作系统uC/OS- n，这大大方便了今后的进一步开发。 在开展上述工作的同时，本文进行了积极的研究和探索，取得了一定的创 新，可概括如下: 1.SRisC中采用了改进的动态功耗管理技术，通过采用高性能的PLL， 增大了可变频率数，保证了能量的更有效利用;通过查询方式控制多 模式切换，与传统的固定时间切换相比，切换效率更高，且控制更加 灵活。 2.本文提出了动态操作数交变乘法器，它充分利用乘法器操作数时间、 空间上的相关性，通过操作数的交换、变形等操作，减少操作数翻 转，进而降低乘法器的功耗。 3.在分析己有除法器结构的基础上，提出了双比特除法器，极大地提高 了除法器的效率，在保持运算能力相当的前提下，其功耗亦显著降 低。 4.提出了操作数分离功耗评估方法，该方法原理简单，方便易行，实验 结果表明，可有效指导在设计中采用操作数分离技术。 5.根据SRIsC的特点，我们在Cache设计时采用了Tag心ATA串行访问 策略以及Tag比较跳过技术，在保证Cache性能的前提下，有效降低 了Caehe功耗。 本文各种技术的研究均给出了实验结果以及分析比较，因此为今后进一步 开展低功耗微处理器研究提供了基础。
【图文】：

图2.13Synopsys低功耗解决方案【5102]“借助EDA工具”，即利用已有的商用的工具在设计的析和优化，及时获得功耗信息。目前常用的RTL级和门级opsyspowerCompiler，门级功耗分析工具为Synopsysprime耗分析工具为synopsyspowerMill，Nanosim和AvantiHs公司还提供PowerArc工具，对全定制电路进行功耗分功耗信息，当然，HsPice也可以实现该功能，但PowerArc多。Syn叩sys各工具之间关系如图2.13所示。的集成电路低功耗设计流程如图2.14所示。图2.14中带分别对应前述二方面内容，第一个表示对系统中功耗集在系统级/结构级、RTL级以及门级，由于层次越高功耗可此一般而言功耗优化均集中在系统级和结构级;第二个表功耗分析和功耗优化。

第三章SRISC嵌入式微处理器概述理单元MMU，即图3.2中ITLB，DTLB以及JTLB;三是Caehe及Caehe控制器;四是总线接口单元(BIU);五是EJTAG控制电路;功耗管理模块以及PLL模块将在第四章中介绍;MIPS32一4Kec中CPZ接口有自己单独的地址总线、数据总线，这会导致总的接口非常多，因此SRISC中虽然支持了CPZ接口功能，但顶层并未引出CPZ接口信号，所以本文以下不再讨论CPZ接口。下面分别对前述五个模块加以讨论。
【学位授予单位】：复旦大学
【学位级别】：博士
【学位授予年份】：2004
【分类号】：TP332

【引证文献】

相关硕士学位论文 前9条

1 易楠;手持电力抄表终端的研究与开发[D];南京理工大学;2011年

2 李常;嵌入式MIPS微处理器设计[D];清华大学;2010年

3 张琨;兼容TMS320C54xDSP数据通路设计[D];西北工业大学;2006年

4 陈华新;基于24位定点DSP的并行乘法器的设计[D];沈阳工业大学;2006年

5 曹娟;银行卡安全接入认证系统的设计与实现[D];大连理工大学;2006年

6 高腾飞;异步串口通信模块硬IP核的设计与验证[D];电子科技大学;2007年

7 李云;嵌入式RISC处理器中指令流水单元的设计[D];西北工业大学;2007年

8 杨德;Cache低功耗技术研究及SimpleScalar模拟器分析[D];内蒙古大学;2007年

9 秦骅;DSP片上总线低功耗编码的研究与设计[D];上海交通大学;2008年

本文编号：2608908