DSP中高速低功耗SRAM的研究与设计

发布时间：2020-04-02 13:10

【摘要】：静态随机存储器(SRAM)是信号处理系统的重要组成部分,是CPU与主存储器之间数据交换的桥梁。近年来半导体工艺已进入超深亚微米甚至纳米阶段,不断缩小的工艺尺寸有利于静态存储器朝着更快速度、更高集成度方向发展,同时也使其可靠性及其他性能面临更大的挑战,SRAM等存储设备性能的提高逐渐成为数字信号处理器发展的瓶颈。针对深亚微米工艺条件下对SRAM存储器速度和可靠性要求较高的应用领域需求,本文采用TSMC 0.18μm CMOS工艺,设计了一款存取速度快、可靠性高的512×32bit SRAM。论文在大量研究SRAM存储器理论背景的基础上,根据SRAM存储器总体设计要求,首先确定了存储器的系统架构,并进行阵列划分和外围电路布局。针对高速和高可靠性的设计要求,分别对存储单元和外围电路进行了改进设计。在存储单元的设计中,采用较新的9T单元,通过在单元结构上将读写数据通道分离来获得极高的数据稳定性,并对9T存储单元的尺寸进行了优化设计以综合提高单元的性能。在进行外围电路设计时,根据电路的不同功能对其性能要求的考虑各有侧重。通过对译码延时模型进行分析,以及综合考虑速度、设计成本和面积等因素,选用分级译码和分块译码的方法,完成了高速低功耗译码电路的设计,并精确计算出各级译码输出驱动的尺寸。灵敏放大器电路及数据通路设计实现了电流-电压混合放大模式,该设计方案在具备较快放大速度的同时,避免了普通电流灵敏放大器性能易受器件失配影响的状况。最后,论文对512×32bit SRAM存储器的版图实现进行了研究与设计,提出了全面验证SRAM功能的仿真方法,并对设计进行前、后仿真验证及对比。本文的SRAM存储器在速度、功耗等指标均达到设计参数标准,虽然电路面积偏大,但随着工艺尺寸缩小,SRAM稳定性面临更大考验,对于可靠性要求较高的设备,本文不失为一个切实的SRAM设计方案。
【图文】：

半导体存储器

图 1-1 半导体存储器分类Fig.1-1 Classification of semiconductor memories2.1 非挥发性存储器非挥发性存储器的特点在于，当电源暂时中断或器件无限期处于断电状态时，能持已存储的数据，理想的非挥发性存储器应该低成本、高密度、高速低功耗、工作范围大，并为军事和空间应用提供高度的耐辐射性[1]。非挥发性存储器包括只读存（ROM）和可编程存储器，可编程存储器又可以分为几大类：可擦出可编程只读存（EPROM）、电可擦除可编程只读存储器（EEPROM）以及快闪存储器（Flash）（1）只读存储器（ROM）ROM 是一种只能读取资料的内存。在制造过程中，将资料以一特制光罩（mas录于线路中，其资料内容在写入后就不能更改，所以有时又称为“光罩式只读内存mask ROM）[3]。ROM 中所存的数据，一般是装入整机前事先写好，整机工作过程能读出，而不像随机存储器那样能快速地、方便地加以改写。ROM 中的数据稳定电后所存数据也不会改变；其结构较简单，，读出较方便，因而常用于存储各种固定和数据。此内存的制造成本较低，常用于电脑中的开机启动。

四管,SRAM单元

SRAM 的详细介绍见下一小节。单元构成的阵列以及一系列具有特定功能的放数据，通过周边的外围电路来控制和实现和列排起来，每一行和每一列与相应的字线的一个地址。地址信号通过译码器选中存储单读出。早期 RAM 的发展经历了三种工艺，分前 SRAM 可以通过多种工艺实现，除传统的 GaAs 工艺等[1]。结构路设计中使用得较多的是四管存储单元，其为负载，可以减小单元面积，有利于提高集较高，抗击辐射导致的软错误能力较差[5]，限性使得四管单元很难得到长远的发展。
【学位授予单位】：江南大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP333

【引证文献】