高性能微处理器中RapidIO接口串行物理层的设计与验证

发布时间：2020-04-03 17:47

【摘要】：计算机和多媒体等各种技术日新月异的发展,带动了处理器架构及缓冲速度的提升,使得微处理器性能的提升更是迅速增加。尤其是内核,而处理器总线频率的发展相对于内核的发展却是远远落后。因而,传统的共享总线对于高性能处理器的I/O需求已无法满足,也无法高效处理信号及快速传输数据。除此之外,板间互联以及芯片之间对带宽、可靠性、灵活性及成本的要求也逐渐增高。在此严峻的情况下,解决该问题就急切需要得到一种新型高速串行总线来用于提高系统的性能。RapidIO总线的出现,为解决这一瓶颈问题提供了一种新的思路。在嵌入式系统领域中,RapidIO互联总线具有高速率、高可靠性和低延迟性,使得研究人员对其重视和广泛地关注。本文主要的研究内容是一款在PowerPC架构处理器上的RapidIO总线接口,并从以下几个方面来重点进行研究,进而实现了RapidIO接口在此高性能处理器上串行物理层的设计与验证。首先,本文对课题的研究背景进行了详细的叙述,并重点介绍了RapidIO总线国内外的发展现状,对比RapidIO总线和其他传统总线,从而得出了对本课题研究的必要性,并论述了RapidIO的优点以及其应用。然后,详细地对RapidIO总线协议进行了研究和串行物理层的设计,介绍了协议规范的三层结构,分析总线事务的传输原理,根据设计指标,主要将串行物理层分为发送通道和接收通道两部分,完成了物理编码子层的模块划分。发送通道主要包括有:控制符号产生模块、通道分摊模块和8B/10B编码模块,接收通道主要包括有:8B/10B解码模块、通道合并模块和控制符号解析模块。最后,完成对RapidIO总线串行物理层的验证。本课题主要是基于Cadence的VIP进行研究,通过学习SV、UVM方法学验证语言,搭建基于VIP组件的UVM验证平台,主要从RapidIO总线作为主机或者从机两种模式下,对接口的I/O事务和消息门铃事务进行了完整的验证。最终对验证结果进行分析和验证,从而表明了本课题中设计的RapidIO总线满足协议规定的要求。
【图文】：

4X_MODEPort_initialized=1Lanes_sync!=4'hf||!lanes_align图3.4 初始化主状态机跳转图X 模式的侦测和外面的 VIP 相连后，可以自动侦测工作在 1发送端支持 SD2_TX<4> 和 SD2_TX<6>两个道，因此 1X 模式的配置有两种方式，第一 RX<0>连接，，或者是 SD2_RX<4>和 VIP 的是处理器的 SD2_TX<6>和 VIP 的 RX<0>连TX<0>连接，如图 3.6 所示。

X模式侦测部分程序
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP332

【参考文献】

相关期刊论文 前6条

1 蔡叶芳;田泽;李攀;何嘉文;;一种RapidIO IP核的设计与验证[J];计算机技术与发展;2014年10期

2 谢峥;王腾;雍珊珊;陈旭;苏吉婷;王新安;;一种基于UVM面向RISCCPU的可重用功能验证平台[J];北京大学学报(自然科学版);2014年02期

3 张军;常国锋;;基于UVM的高效SOC验证环境[J];科技通报;2012年12期

4 赵博龙;赵云忠;孔德岐;;RapidIO互连技术研究及其模型验证[J];航空计算技术;2009年04期

5 尹亚明,李琼,郭御风,刘光明;新型高性能RapidIO互连技术研究[J];计算机工程与科学;2004年12期

6 刘洁,何宾,韩月秋;基于FPGA的RapidIO核接口芯片的设计和实现[J];微计算机应用;2004年02期

相关会议论文 前1条

1 孟宾;欧国东;李英淇;鲍俊明;;基于UVM验证方法学的MCU验证[A];第十七届计算机工程与工艺年会暨第三届微处理器技术论坛论文集（上册）[C];2013年

相关硕士学位论文 前10条

1 苏鹏洲;8b/10b编解码器及Rapid IO 2.0差分接收机的设计[D];中国科学技术大学;2015年

2 黄靖媛;高速串行接口RapidIO的设计与验证[D];西安电子科技大学;2015年

3 程海燕;基于UVM架构的EHCI验证环境研究与开发[D];电子科技大学;2014年

4 兰楠;基于PowerPC e200内核的SoC系统级验证的设计与实现[D];电子科技大学;2013年

5 刘琳;基于RapidIO的高速数据传输系统设计[D];哈尔滨工程大学;2013年

6 孙亮;基于RapidIO的高性能嵌入式实时处理平台的设计与实现[D];西南交通大学;2012年

7 刘倩茹;基于RapidIO的高速传输接口的研究与设计[D];华北电力大学;2012年

8 郭海英;RapidIO IP核的软硬件协同设计与验证方法研究[D];西安石油大学;2011年

9 张娟娟;RapidIO高速串行总线的研究与实现[D];湖南大学;2011年

10 亓磊;3.125Gbps高速串行RapidIO数据发送器设计[D];国防科学技术大学;2010年

本文编号：2613511