低功耗、低成本、可编程深度神经网络处理器设计与实现

发布时间：2020-04-06 16:06

【摘要】：深度卷积神经网络算法近年来迅猛发展,现已被广泛应用于图像识别、医疗诊断等领域。深度卷积神经网络通常在CPU、GPU、ASIC、FPGA等平台实现,现有的深度卷积神经网络处理器主要被用于高端应用,如自动驾驶汽车,数据中心和智能手机,其注重产品性能。而对于物联网应用,更注重产品功耗与产品成本。此外可编程性对于处理器支持不同的深度卷积神经网络算法也尤为重要。本文提出一种专用于物联网应用的低功耗低成本可编程深度卷积神经网络处理器。本文首先对深度卷积神经网络处理器的国内外研究现状进行分析,介绍在不同平台实现深度卷积神经网络处理器的最新成果。根据处理器的应用需求不同,提出本文所设计的低功耗低成本可编程深度神经网络处理器。接下来本文对深度卷积神经网络算法的基本概念、硬件实现、并行性特征进行介绍。从理论层面验证卷积层、池化层、激活函数与全连接层硬件实现的可行性,同时从卷积核内并行性、输入通道并行性与输出通道并行性三个维度对本文深度卷积神经网络处理器并行计算设计进行分析,并提出衡量处理器性能的三种参数。然后在可编程深度神经网络处理器硬件设计部分,本文采用五种创新技术。在处理器低功耗设计部分,本文采用基于“簇”的“S”型读取策略与数据复用技术,达到对数据的最大化复用,减少存储区读取次数从而降低功耗;本文采用基于“图”累加的方式完成中间特征图累加操作,减少输入特征图像重复加载次数从而降低功耗;将近零值过滤与零值跳过技术结合,屏蔽零值数据的传输和计算从而降低功耗。在处理器低成本与可编程设计部分,本文采用可编程层处理计算架构,通过复用层处理计算架构完成深度卷积神经网络所有层操作,减少硬件资源降低设计成本,同时其可编程性也增强处理器的灵活性。并且处理器采用基于“行”型数据存储结构,加快数据读取速度,在数据读取与计算间取得平衡,提升处理器整体速度。最后本文使用Vivado 2017.1套件作为开发和仿真工具,给出仿真结果。并在Xilinx Virtex-7 FPGA VC707评估套件进行硬件验证。对基于FPGA的可编程深度卷积神经网络处理器进行准确率分析与性能分析,本文处理器获得了31.01GOPS/W,0.22GOPS/DSP的成绩,优于现有的几种深度神经网络处理器。同时针对本文所提出的可编程深度神经网络处理器进行总结,并对后期优化提出建议。
【图文】：

一维卷积计算单元由于上下滑动窗口之间有重叠，，所以除了输入特征图像的顶部和底部两行，其

二维卷积计算单元[43]
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2019
【分类号】：TP332;TP183

【相似文献】

相关期刊论文 前10条

1 胡悦;;金融市场中的神经网络拐点预测法[J];金融经济;2017年18期

2 李青华;李翠平;张静;陈红;王绍卿;;深度神经网络压缩综述[J];计算机科学;2019年09期

3 迟惠生;陈珂;;1995年世界神经网络大会述评[J];国际学术动态;1996年01期

4 吴立可;;脉冲神经网络和行为识别[J];通讯世界;2018年12期

5 林嘉应;郑柏伦;刘捷;;基于卷积神经网络的船舶分类模型[J];信息技术与信息化;2019年02期

6 俞颂华;;卷积神经网络的发展与应用综述[J];信息通信;2019年02期

7 韩真;凯文·哈特尼特;;为神经网络的通用理论建造基石[J];世界科学;2019年04期

8 鲍伟强;陈娟;熊涛;;基于进化神经网络的短期电力负荷预测研究[J];电工技术;2019年11期

9 陈晓燕;;浅析简单神经网络的发展及简单模型[J];数字技术与应用;2019年05期

10 王丽华;杨秀萍;王皓;高峥翔;;智能双轮平衡车的设计研究[J];数字技术与应用;2018年04期

相关会议论文 前10条

1 孙军田;张U

本文编号：2616729