用于高密度光盘的RLL（1，10；4，6）码的研究

发布时间：2020-04-06 23:17

【摘要】： 在光盘系统中,通道编码方法对于通道性能有很大的影响,是光盘标准制订过程中需要重点考虑的因素之一,也是光盘标准中知识产权关注的要点,因此一直都是国内外研究的焦点。游程长度受限(Run-Length Limited,RLL)码是一种在光盘中广泛应用的调制编码,针对新一代红光高清光盘标准需要解决的关键技术,对具有自主知识产权的RLL(1,10;4,6)调制码进行了研究。在分析调制编码技术和RLL码在光盘标准中的功能、应用和发展趋势的基础上,指出调制方式是大容量光盘领域发展的重要制约因素之一,同时对RLL码的参数作了简要分析。 RLL码有多种构造方式,包括固定长度分组码、可变长度分组码、状态依赖固定长度分组码、可变长度固定码率码和前视码,对各种编码类型的特点进行了分析和讨论;在此基础上,给出了RLL(1,10;4,6)前视码的构造方法,设计了该码的基本码表和替换码表;介绍了RLL(1,10;4,6)码调制和解调的步骤和方法,针对通道特性分析了码的性能,研究了直流分量的控制方法。在特定游程长度条件下,分析设计了同步码。通过软件仿真对RLL(1,10;4,6)码的性能进行了分析,采用FPGA在芯片级实现了解调算法。介绍了仿真软件的设计思想和原理,重点介绍了如何用滑动窗口对信源码字进行调制,以及如何动态计算直流分量,从而选择直流分量绝对值较小的调制序列。在Quartus II环境下对硬件实现的解调算法进行了仿真。分析测试表明,具有自主知识产权的RLL(1,10;4,6)通道调制码可以满足新一代红光高清光盘的要求,而且基于FPGA实现的处理算法功能正确、处理速度快、性能可靠。
【图文】：

统计报告

仿真环境uartus II 可编程逻辑开发软件为芯片级的设计提供了一个非常完善的支持原理图输入、模块化设计、AHDL、VHDL 和 Verilog HDL，功能合，功能和时序仿真，自动错误定位以及器件的下载和验证。erilog HDL 语言是一种应用最为广泛的硬件描述语言，可用来进行各种计，，也可以进行仿真验证、时序分析等。Verilog HDL 语言适合orithm Level）、寄存器传输级（RTL，Register Transfer Level）、门级（Gate级（Layout Level）等各个层次的设计和描述[40]。PGA 芯片采用 Altera 公司 Stratix 系列的 EP1S40F780C5，总共拥有 413,423,744bits 的 RAM、6 个 DSP 功能模块、48 个嵌入式乘法器、12 个达 822 个 I/O 接口，功能十分强大，能够满足解调器实现的需求。译后的统计报告（见图 5.5）所示，逻辑宏单元 LCs 用了 481 个（5%）资源用了 33，152 个片内 ROM 位（1%），即 4144 个 8 位数据单元。

波形,仿真结果,波形,触发信号

25ns 时的仿真结果波形如图 5.8 所示，从图中可看出当数据有效的触发信号变为高电平时，访问 ROM 的地址信号 add 开始变化，即触发信号有效时解调控制器才从 ROM 中读取数据，与设计流程一致。
【学位授予单位】：华中科技大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP333.4

【参考文献】