关于存储系统性能的测试、仿真与评价的研究

发布时间：2020-04-07 10:46

【摘要】：存储系统性能分析与评价是计算机系统结构研究的一个永恒的话题。较之计算与传输,存储的发展相对滞后,在很多情况下成为制约计算机性能提高的瓶颈。因而展开对存储系统性能的研究已成当务之急,而量化研究又是此研究领域的重要基础。基于对现阶段存储系统量化研究各种方法的优缺点考察的基础上,针对磁盘阵列这一较复杂的并行存储系统展开性能分析与评价。对于不同问题采用不同的研究方法,结合理论分析、测量、仿真等手段展开研究。构建了一种规模可扩展、结构可改变、性能可升级的磁盘阵列量化研究的实验平台,用于评价系统的性能、分析瓶颈、提出改进策略和验证改进效果。软件方面,实现了自动扫描和识别相关的设备、自动配置阵列的结构,并通过对阵列控制软件的内核模块化编程,实现了一种所见即所得的工作方式以提高测量和分析工作的效率。实验阵列原型系统的软、硬件两方面都具备了灵活、高效和柔性的特征,为开展对磁盘阵列性能的量化研究提供了基础和保证。在对磁盘阵列的性能分析与改进研究工作中,提出一种Linux内核模块化的加权中断快速响应机制,通过修改中断门描述符截获加权中断,实现磁盘阵列系统中断的快速响应与处理。实验结果表明,改进的中断机制的中断响应速度为传统Linux中断机制响应速度的1.7倍,而中断处理的时间开销则减少为原来的47%-50%。复杂环境下细粒度(微秒/钠秒级)操作的提取与测量是量化研究的重要基础,但迄今为止很少有文献解决这一问题。针对复杂环境下微小时间量的提取与测量问题,设计了一套合理的测量方案,通过int软中断模拟将异步测量问题转化为同步测量问题,并通过对测量过程中所有外部干扰因素的排除,将测量对象从复杂环境中提取出来,实现了精确的测量。利用上述测量方法和技术,对磁盘阵列系统进行瓶颈分析。首先通过设计一种累积测量法,测量出处理一次主机请求所需要的阵列主处理器平均时间开销,以及RAID5级阵列下异或计算的开销;其次,通过对PCI和并行I/O模块的测量,分析出当前结构下阵列瓶颈存在于并行I/O功能模块,并给出了缓解I/O通道瓶颈的常用技术途径; WP=5 然后利用disksim对磁盘阵列进行仿真,分析和预测不同阵列结构和配置所带来的系统瓶颈迁移,指出随着阵列并行磁盘串数增多,阵列瓶颈由I/O通道向PCI总线迁移。针对I/O瓶颈,研究了改进I/O操作性能的两种算法,I/O合并算法和聚散算法,指出聚散算法由于实现了内存数据块的零拷贝,因而较之I/O合并算法有着更佳的性能。另外研究了阵列分块大小对I/O调度算法的影响,指出阵列分块较小时I/O合并算法和聚散算法具有较高的子命令合并度,相对于传统的I/O调度算法性能优势较大,但随着阵列分块大小的进一步增大,I/O合并算法和聚散算法合并度下降,其性能接近于传统I/O调度算法。进一步的研究指出阵列分块大小为1KB-2KB时,聚散算法可获得最佳性能,一方面此时阵列数据分布较均匀,有利于发挥阵列并行I/O的优势,另一方面聚散技术又使磁盘I/O以大块方式传输数据,有利于发挥单个磁盘的性能。针对PCI瓶颈,通过分析PCI总线数据传输过程,讨论了PCI总线原子事务特征及其对性能的影响。指出PCI地址与数据共用信号线,以及因此而带来的地址阶段对数据带宽的占用以及地址--数据阶段之间的状态转换是影响PCI总线有效带宽的主要原因。在分析PCI总线工作原理、优点及不足的基础上,结合其它较新出现的总线技术的优点,针对PCI瓶颈问题提出了一种新的APCI(Advanced PCI)解决方案,将PCI原子事务总线改为一种基于流水的分离事务总线,利用隐藏和重叠技术提高总线有效带宽,减少总线延迟。其工作包括确定对原有PCI总线技术的继承与改进,制定APCI架构,设立APCI信号线以及划分信号线组,设计APCI总线事务的分离相位及流水机制,设计APCI的Cache一致性监听机制。初步的仿真结果表明,较之PCI总线的原子事务模型,APCI总线由于采用基于流水的分离事务模型,提高了总线的有效带宽,减小了总线延迟,特别是在重载的情况下,APCI较PCI总线有更好的性能。
【学位授予单位】：华中科技大学
【学位级别】：博士
【学位授予年份】：2004
【分类号】：TP333

【引证文献】