“银河飞腾”DSP乘法部件全定制设计优化

发布时间：2020-04-08 16:55

【摘要】： 数字信号处理器(DSP)是一种具有特殊结构的微处理器,是数字信号处理技术的核心。YHFT-D4是本课题组研制的一款高性能32位DSP,它采用VLIW技术,一拍内最多可以发射8条指令。工作在250MHz时,每秒最高可完成2000MIPS运算,2000M个8位MAC运算。乘法操作的性能是评价DSP性能的重要指标,论文使用全定制方法完成了YHFT-D4乘法部件的设计与实现。 YHFT-D4中设置了两个独立的乘法部件,每个乘法部件分两级流水实现。在乘法器的设计中,充分吸收当今先进乘法器设计技术。如在部分积产生中采用有限符号扩展技术,改进型Booth2编码技术,在部分积压缩阵列中采用快速而且结构规整的4-2树形结构。同时,乘法器的流水线设计具有SIMD技术。在第二站求和运算中,采用速度、面积、连线复杂度等综合情况较优的Han-Carlson点阵结构。在逻辑电路设计中,论文提出改进的电路结构,使信号与性能取得较好收益;尺寸参数定制中提出建构模型的方法使整体性能得到进一步优化;版图设计中,提出模块化布局方法,很大的提高了版图设计的规整性,可靠性。最后,设计实现后流片,为了能够在功能和性能上都达到测试的目标,论文中提出一套测试方案。测试结果令人满意,从而证明乘法器的性能在全定制方面的优势,同时也间接证明了测试方案的正确性,实用性与简易性。 通过Synopsys公司的DC综合工具,0.18μm CMOS工艺库,典型条件下(电源为1.8V、温度25℃)进行模拟分析,该乘法器的关键路径延迟为4.2ns,频率约为240MHz。而采用全定制方法设计实现的乘法器,在0.18μm工艺,典型条件下Hspice模拟结果(逻辑延迟)为1.88ns,约500MHz,对乘法器模块流片后实测在400M到480M之间。在性能上取得了较大的改善。
【图文】：

YHFT一D4的结构框图

一个既支持有符号数和无符号数的16位乘法器，需要产生9个部分积，如图2.4所示。一个既支持有符号数和无符号数的8位的整数乘法，，需要产生5个部分积。然而，一个支持两个8位整数乘法的SIMD乘法器，要产生10个部分积。SIMD乘法器的部分积如图2.5所示。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP368.11

【引证文献】

相关硕士学位论文 前2条

1 韩园园;YHFT-DX关键电路测试芯片的设计[D];国防科学技术大学;2009年

2 刘骁;一款DSP硬核中加法器的全定制设计[D];西安电子科技大学;2012年

本文编号：2619596