8位高速流水线结构MCU的设计

发布时间：2020-04-08 18:11

【摘要】： 随着半导体技术和集成电路设计的迅速发展,传统单片机因其尺寸、功耗、速度等特性已经难以满足一些场合的需要。SOC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。MCS-8051是一款非常经典的8位MCU,至今仍得到广泛的应用,但它较低的指令执行速度大大限制了在高速控制中的应用。流水线的设计方法对提高系统工作速度是非常有效的。本文提出了一种基于流水线结构并且与8051指令集兼容的MCU。 本文主要对如何在复杂指令集结构的MCU中采用流水线工作方式作了研究,主要工作内容包括以下几个方面: 1)根据流水线工作方式的基本原理,对51指令集进行了分析,提出了3级流水线的方案:取指,译码和执行。 2)根据3级流水线对MCU结构进行划分并提出实现方法。译码模块采用了硬逻辑布线的译码方式。指令的执行过程实际上是数据在数据通道的流动过程,详细探讨了数据通道的建立和主要指令执行过程中数据流动的路径。 3)对系统模块进行了功能扩展,加入JTAG调制模块和DAC串行端口控制模块。满足系统多核调试和数据端口转换的需求。 4)采用自顶向下的设计方法,用Verilog建立了MCU的寄存器传输级模型,经过功能仿真验证和全指令集的检测,证明设计的正确性,分析了综合结果,最后将MCU核下载到FPGA进行硬件验证。 根据软件仿真和验证结果分析证实,本文设计的MCU在指令平均执行性能指标上比传统8051提高了7倍。
【图文】：

测试控制模块结构图

l、加法指令:ADnA，，助本条指令是将累加器ACC的值与寄存器助的值相加，和放入累加器ACC中，同时运算过程还影响进位标识位。仿真运行结果如图4.3所示:
【学位授予单位】：北方工业大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP332

【参考文献】

相关期刊论文 前9条

1 金西,丁文祥,

本文编号：2619668