面向全分布式VLIW结构的功能单元互连技术研究

发布时间：2020-04-10 05:39

【摘要】：近年来,传统驱动单处理器计算性能提升的技术逐步接近极限,但应用的发展对处理器性能的追求是无止境的,基于此,众核体系结构成为越来越多的研究人员热衷的对象。由于当前体系结构的发展面临诸如线资源昂贵,能效要求高的挑战,要想设计出成功的众核处理器,必须更加精细化小核的设计。而超长指令字结构作为一种高性能、低能耗的技术,更是多数处理器选择的结构。因而论文选取了面向全分布式VLIW结构的功能单元互连技术作为研究的对象。本文在深入研究VLIW相关技术的基础上,提出了对原有功能单元互连结构的改进和相关编译技术的优化:1.提出了功能单元部分互连设计。通过分析媒体程序的数据供给特征,对功能单元全互连网络进行削减,提出了对称式和非对称式的两类部分互连结构。2.进行了针对部分互连的编译优化。分析了通信调度在共享互连体系结构编译中所发挥的重要作用,针对部分互连结构的特点,在操作数优先级和功能单元分配时采用启发式规则,实现适应部分互连结构的编译优化。3.提出了负载均衡层次化互连设计。通过分析计算密集型程序的寄存器使用特征,在原有互连结构基础上加入层次化互连。在设计过程中,提出了虚拟化寄存器存储的思想和负载均衡层次化互连的传递式结构。4.进行了针对层次化互连的编译优化。通过一系列启发式规则的层次化互连调度,实现适应负载均衡层次化互连结构的编译优化。实验表明,部分互连结构可以在保证程序性能相当的情况下,有效减小互连结构的面积、延时和能耗,并呈现出良好的扩展性;层次化互连结构可以减缓改善由寄存器分配不均导致的过载现象,并在一定范围内减小程序的调度长度,降低能量消耗。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2013
【分类号】：TP314;TP332
，

本文编号：2621828