二维动态可划分内存多核硬件支持

发布时间：2020-04-11 14:04

【摘要】： 随着集成电路工艺的不断改进和计算机技术的发展,多核处理器体系结构提供了强大的运算能力,可以极大地提高整个处理器的性能,已经成为处理器的主流。然而,处于不同工艺下的存储器却相对发展缓慢,对整个计算机系统性能的提高带来了制约作用。因此,如何在多核环境下提高存储器的性能成为研究热点,多端口存储器就是在这样的背景下获得众多研究者的关注。多端口存储器提供了多个端口,在多核环境下各处理器核可以利用多个端口同时访问存储器,使得访存工作可以并行化,提高了存储器带宽。如何有效地引入多端口存储器并对其进行编址,解决多核访存的冲突,是本文的出发点。本文设计了一个二维编址的多端口存储器,采用二维编址方式,地址可以在X轴和Y轴两个方向变化。存储器提供多个端口,使多个处理器核可以通过多个端口并行地访存。二维多端口存储器的每一维度采用线性存储编址,多个核通过不同的数据端口同时访问该存储器时,会出现物理地址冲突的问题。本文提出了二维多端口存储器分块策略以及动态分块策略,并根据分块策略,设计了相应的地址转换电路。本文在Xilinx Virtex4 ML403开发板上实现了该设计,并且通过自己编写多核并发程序对不同区块的内存进行存储测试。测试表明,在相同任务负载的情况下,系统消耗时钟数平均减少58.33%,内存冲突数平均减少55.28%。综上所述,本文提出的二维多端口存储器结合了二维编址技术和多端口技术的优点,方便了访存操作,充分利用了二维存储器访问的灵活性,且根据多核运行环境的提出了分块策略以优化性能,最终缩小了多核处理器与存储器之间的速度差距,提升了系统性能。
【图文】：

写冲突,处理器,存储区域,区域

4个处理器核访Ib1的存储区域分别为:Cl为(3，8)~(4，10)，CZ为(4，7)~(5，10)，C3为(5，7)~(6，10)，C4为(6，7)~(7，15)。显然，这些访问的存储区域存在重叠，如图5.1所示，Cl与CZ都将访问区域(4，7)~(4，10)，CZ与C3都将访问区域(5，7)~(5，10)，而C3与C4都将访l’a]区域(6

写冲突,写操作,心门

同理，dat汕应与datain3之间发生冲突，，最终只有处理器核CZ完成对内存区域(5，7)~(5，10)的写操作，dat成n3与datain4之间发生冲突，只有处理器核C3完成对内存区域(6，7)~(6，10)的写操作，如图5.2所示。口口口口口口口叼侄手习:扛扛口口口口口口门门曰曰曰曰日日口口日日 ]]]]]口口口口匕件经N::三三口口口口口口门门门门口口口口口口口口 ]]]]]门门门门仍住州;注注阅阅口口门门门门门门门门门门口口曰曰门门门门门门门卜件封俐安安日日门门门门曰曰门门门门门门曰曰门门门门门口口门门「心住劫训 :::::口口门门门门门门门门门门门门日日门门门门门门门门门环识本日喇喇口口口口口口门门门门门门门门口口口口门门门门门门门卜少识尸仁李卜卜团团口口门门门门门门门门门门门门门门 ]]]]]门门门门沁户杯乍日沼沼口口口口口口门门门门门门门门门门门门门门门口口门门l乙乍斗不不口口口口口口门门门门门门门门口口口口门门门口口日日化准乡备备口口口口门门门门门门门门门门口口口口 ]]]]]口口口口卜欢当次次曰曰口口口口口口口口口口口口口口口口 ]]]]]口口口口陌胜索心心口口口口口口口口口口口口口口口口口口 ]]]]]口口口口风蛛众众门门口口 ]]]口口口口口口口口口口口口 ]]]]]曰曰门门夕胜宋心心门门门门门门曰曰门门门门口口口口口口口口口口口口口匕宋球心心口口口口 ]]]口口口口口口 ]]]口口口口 ]]]]]口口口口匕体到心心心口口口口口口口口 ]]]]]]]]]口口口口据据据据突闲据的的的的cl数C2数C3数C4数空盆冲 01234567891011理玲14巧图5.2程序执行过程中发生写写冲突
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP332

【相似文献】