通信侦察的高速数字信号处理板研制
发布时间：2020-04-13 16:07
【摘要】： 通信侦察的基本任务是利用侦察设备对通信信号进行搜索、截获、分析。通信侦察中的信号通常处于被动接收状态并具有宽频带、多调制方式、多信号、同步序列未知等特点。通信侦察往往采用宽带接收机,进行高速率的采样以适应不同的码率及调制方式,其后对信号的分析需要采用较复杂的信号处理方式。因此通信侦察的信号分析对信号处理系统的处理能力提出了较高要求,同时为达到通信侦察的实时性还要求处理系统具有多任务并行处理能力。 本文基于通信侦察中信号处理的特点及要求,完成了采用高性能并行DSP处理器进行信号处理,并具有中频信号采集、大容量数据存储和高速数据传输能力的通用信号处理系统设计方案。本文选用两片目前性能最好的浮点DSP处理器ADSP TS201S,并采用外部总线和链路口混合数据耦合的方式构成了信号处理板的核心——并行DSP处理器模块。本文完成了整个信号处理板的硬件设计及通信侦察信号分析应用系统的初步开发。硬件测试及实验结果表明,信号处理板的设计完全符合课题的要求,可应用于通信侦察的实时信号处理中。 本文主要工作如下: 1.分析了通信侦察的实时信号处理应用特点,为系统设计提供依据和参考;深入研究硬件系统总体,完成了通信侦察信号分析的高速通用信号处理系统方案研究; 2.完成了并行DSP处理器模块的硬件设计,研究了混合耦合模型下的并行DSP处理器主体及外围电路设计方案;完成了ADC数据采集模块、USB接口的设计,FPGA控制模块内所有接口控制逻辑的VHDL设计和DSP的底层程序设计;系统电路板原理图和PCB图的设计和仿真; 3.整个硬件系统的调试与测试;接收机自动频率扫描程序的开发,通信信号分析工作流程的仿真和验证。
【图文】：
图 3-1 ADSPTS201S 的结构图核结构SP TS201S 的内核，主要包括程序控制器、数据地址产生器和双运算器提供完全可中断的编程模式，支持 8 周期的指令流水线；程序控对齐缓冲器（IAB）和分支目标缓冲器（BTB），可预存指令和减迟。数据地址产生器包含两个整型算术逻辑单元（IALU），支持位冲寻址，便于数字信号处理的一些特殊运算。两个相互独立的运算指令多数据（SIMD）引擎，每周期每个运算块可以执行 2 条运算部接口SP TS201S 的 I/O 接口主要包括内部存储器、外部设备接口、主机接制器和链路口等。TS201S 拥有 24 Mbit 片内 DRAM 存储器，该存储128 位宽的存储单元（M0，M2，M4，M6，M8，M10）。外部设备 bit 或 64 bit 的外部总线连接外部存储器和其他外设，执行外部总线局存储器和 I/O 设备提供控制信号。主机接口使用流水或慢速设备
顾数据传输率、资源共享、结构简单以及电路设计方便等方面模型。混合耦合模型充分利用 ADSP TS201S 的所有资源，将线互连后，各 DSP 之间还通过高速链路口建立数据通道，，从而点对点通信与 DSP 间资源共享相结合的工作模式。两种方式相结合的混合耦合模型，会有更高的多处理器间的数P TS201S 而言，全部资源的高速应用可提供超过 4 GB/s 的数这种模式带来的最大问题就是电路设计上的困难，这必然要求高速 PCB 布局布线设计、信号完整性与可靠性设计等方面达到题的目标是设计实现高性能、通用的数字信号处理平台，则选必要采用适用于实时信号处理的多 DSP 并行计算结构，并且用于不同数据处理方式的数据通道，因此 DSP 模块的设计采行处理器，数据耦合方式为高速链路口与高速外部总线的混 3-2 所示。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TN911.72;TP332
本文编号：2626167
【图文】：
图 3-1 ADSPTS201S 的结构图核结构SP TS201S 的内核，主要包括程序控制器、数据地址产生器和双运算器提供完全可中断的编程模式，支持 8 周期的指令流水线；程序控对齐缓冲器（IAB）和分支目标缓冲器（BTB），可预存指令和减迟。数据地址产生器包含两个整型算术逻辑单元（IALU），支持位冲寻址，便于数字信号处理的一些特殊运算。两个相互独立的运算指令多数据（SIMD）引擎，每周期每个运算块可以执行 2 条运算部接口SP TS201S 的 I/O 接口主要包括内部存储器、外部设备接口、主机接制器和链路口等。TS201S 拥有 24 Mbit 片内 DRAM 存储器，该存储128 位宽的存储单元（M0，M2，M4，M6，M8，M10）。外部设备 bit 或 64 bit 的外部总线连接外部存储器和其他外设，执行外部总线局存储器和 I/O 设备提供控制信号。主机接口使用流水或慢速设备
顾数据传输率、资源共享、结构简单以及电路设计方便等方面模型。混合耦合模型充分利用 ADSP TS201S 的所有资源，将线互连后，各 DSP 之间还通过高速链路口建立数据通道，，从而点对点通信与 DSP 间资源共享相结合的工作模式。两种方式相结合的混合耦合模型，会有更高的多处理器间的数P TS201S 而言，全部资源的高速应用可提供超过 4 GB/s 的数这种模式带来的最大问题就是电路设计上的困难，这必然要求高速 PCB 布局布线设计、信号完整性与可靠性设计等方面达到题的目标是设计实现高性能、通用的数字信号处理平台，则选必要采用适用于实时信号处理的多 DSP 并行计算结构，并且用于不同数据处理方式的数据通道，因此 DSP 模块的设计采行处理器，数据耦合方式为高速链路口与高速外部总线的混 3-2 所示。
【学位授予单位】：电子科技大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TN911.72;TP332
【引证文献】
相关硕士学位论文 前3条
1 王报华;基于高频雷达的信号处理板设计[D];哈尔滨工业大学;2011年
2 张志强;某天气雷达信号处理板的设计与实现[D];西安电子科技大学;2010年
3 刘亚;延迟线型SAW传感器的解调算法研究[D];重庆大学;2012年
本文编号：2626167
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2626167.html
