基于PCI的HDLC协议处理器的设计与优化

发布时间：2020-04-18 11:01

【摘要】： 随着计算机通信网络飞速发展,作为计算机主流的外设部件互连(PCI)局部总线将在光纤通信接口,高速数据的多媒体综合宽带业务中发挥重大作用。因此研究开发基于PCI总线接口和通信协议的超大规模集成电路芯片是具有应用前景和市场价值的。 论文所研究的课题是江苏省十五科技攻关项目基于PCI/Compact PCI的高速业务接入芯片,即“高速多通道HDLC(High Level Data Link Control:高级数据链路协议)控制器芯片的研制开发”的一部分。其主要目的是完成核心电路高级链路数据(HDLC)协议处理器模块的设计。与目前的一些通用芯片中采用将多个32通道HDLC处理器进行堆叠的方法来处理更多的数据通道,本文设计了可以同时处理4个E1链路,最大128个逻辑通道的HDLC处理器。基本工作原理是:首先对128个低速的HDLC通道的数据进行缓冲,然后使用一个具有分时处理能力的高速HDLC处理器,通过时分复用的方式进行数据的处理。这样设计的模块在ASIC芯片资源占用和通道管理上都有明显的优势。 本文还完成了HDLC IP核数据通路和控制通路各个层次模块的设计规划,使用硬件描述语言Verilog HDL实现了IP各模块的设计;借助EDA工具ISE集成开发环境完成了IP核各模块的编程、调试和面向FPGA的布局布线;逻辑综合在Synplify综合工具中完成;使用ModleSim仿真工具对其进行了较完整的功能仿真和时序仿真;总结了Verilog语言在IP核设计中的描述风格和设计技巧。该文设计的所有电路模块均由Xilinx公司的FPGA-XV500-6(50万逻辑门)实现,并在实际系统中进行了全面的测试。测试表明,整个电路达到了设计要求。
【图文】：

图 1-4 PCI 系统结构图们也正是基于这些特点选用 PCI 总线。这样设计的制，只要是支持 PCI 的平台就可以使用；另一方面，。用 PCI 总线设计产品可降低成本。目前 PCI bus 在。 技术术造技术和设计技术的迅速发展，集成电路已进入片上采集、转换、存储、处理和 I/O 等功能，，将数字电路、MCU、DSP 等集成在一块芯片上实现一个系统功

图 2-4 HDLC 控制字段的结构段 I 0 比特插入/删除方法，因此信息字段允许任意的I 帧）与无编号帧（U 帧）中，它是网络层的用户字段 FCS CRC 校验方式，生成多项式采用 CRC-CCITTI16I 字段。 N（S）与接收序号 N（R）的意义段的第 1 位 b0=0，那么该帧为信息帧。b1、b2、bR）。N（S）表示当前发送的信息帧的序号，而 N（的各帧，发送站应发送序号为 N（R）的帧。由于）和 N（R）。有捎带确认的意思。它表示序号为[N（R）-1]的帧序号为 N（R）的帧。例如，如果一帧中 N（S）3 的帧，已经正确接收了序号为 6 的帧，要求对方下
【学位授予单位】：东南大学
【学位级别】：硕士
【学位授予年份】：2005
【分类号】：TP332

【引证文献】

相关期刊论文 前1条

1 刘延飞;李琪;杨铁阡;倪亮;;通信测试卡中HDLC协议控制器的设计与实现[J];自动化仪表;2012年02期

相关硕士学位论文 前1条

1 刘杰宇;基于FPGA技术的HDLC帧收发器的设计与实现[D];北京交通大学;2010年

本文编号：2632028