X型CPU内建自测试系统的设计与实现

发布时间：2020-04-25 03:31

【摘要】： X微处理器是一款结构异常复杂的微处理器,它的内部包含有:Cache、微码ROM、指令预取部件和动态分支预测部件、指令译码部件、整数部件、多媒体部件、浮点部件、分段和分页部件、总线接口部件、双处理器接口部件、可编程中断控制部件等。对于一个结构如此复杂的微处理器,若要仅仅依靠外部测试得到预期的故障覆盖率,是一件非常困难的事,因此必须在芯片中增加内建自测试设计。 本文深入研究了目前国际上各种自测试设计技术和方法,根据X微处理器的特点和其对测试的具体需求,提出了一整套X微处理器的内建自测试设计方案。该方案充分考虑了X处理器的内部结构,有针对性的选择了一系列成熟可靠的自测试技术和方法,并充分利用X处理器所具有的处理能力和CPU特有的地址、数据总线及其调测试结构,在尽量少的硬件开销的前提下,提供了很高的测试覆盖率和故障覆盖率,很好的满足了X处理器对测试的需求。同时还具体实现了这套自测试方案,构造了完整的X处理器的自测试结构,应用于X处理器上并流片成功。 X微处理器的内建自测试分为结构自测试和微码程序自测试两阶段。在结构自测试阶段,对处理器的指令流通路、微码rom以及其它一些重要电路进行了测试;在微码程序自测试阶段,通过事先存储的微程序,对处理器指令部件、各功能部件以及各大型存储单元阵列进行了测试,同时实现了对处理器控制通路和数据通路的测试,从而使高达70%的硬件得到了覆盖;通过对自测试过程的精心组织以及自测试逻辑与芯片扫描结构的有效整合,为用户提供了非常方便的自测试使用和诊断手段。
【图文】：

图3.IX微处理器结构图X微处理器的结构相当复杂，如图3.1所示，它的内部包含:四路组相联的指令Cache及其全相联的TLB、四路组相联的数据Cache及其全相联的TLB、指令预取部件和两级动态分支预测部件、微程序部件、简单指令译码和复杂指令译码部件、整数部件、双流出多媒体部件、具有处理超越函数能力的浮点部件、分段

结构自测试模拟结果波形
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP332

【相似文献】

相关期刊论文 前10条

1 张惠国;徐彦峰;曹正州;于大鑫;于宗光;;FPGA逻辑资源重配置测试技术研究[J];固体电子学研究与进展;2011年03期

2 谈恩民;詹琰;;结合预确定距离的BIST测试矢量优化[J];微电子学与计算机;2011年09期

3 欧阳一鸣;牛丽义;梁华国;;片上网络通信架构的BIST测试方法[J];电信科学;2011年08期

4 张志超;侯立刚;吴武臣;;基于March C+算法的SRAM BIST设计[J];现代电子技术;2011年10期

5 许川佩;胡旭;;一种片上网络路由测试方法研究[J];微电子学与计算机;2011年07期

6 吴孝银;;基于减少确定位的动态LFSR重新播种方法[J];宿州学院学报;2011年05期

7 ;[J];;年期

8 ;[J];;年期

9 ;[J];;年期

10 ;[J];;年期

相关会议论文 前10条

1 崔伟;冯建华;;一种基于Loopback结构的RFIC内建自测试方法[A];第十四届全国容错计算学术会议(CFTC'2011)论文集[C];2011年

2 梁华国;方祥圣;;一种基于折叠计数器优化播种的BIST方案[A];第三届中国测试学术会议论文集[C];2004年

3 付祥;王达;李华伟;胡瑜;李晓维;;一种嵌入式存储器的内建自修复机制[A];第四届中国测试学术会议论文集[C];2006年

4 杨婷;邝继顺;;基于测试片段间转移的低功耗BIST实现[A];第四届中国测试学术会议论文集[C];2006年

5 朱彦卿;何怡刚;阳辉;刘美容;王玺;;一种高速ADC静态参数的内建自测试结构[A];第四届中国测试学术会议论文集[C];2006年

6 张弘;李康;;一种可编程MBIST结构的设计与实现[A];第20届测控、计量、仪器仪表学术年会论文集[C];2010年

7 杨懿;周瑞华;黄维康;;变长序列重复播种内建自测试方案探讨[A];第三届中国测试学术会议论文集[C];2004年

8 王颖;陈禾;;FFT处理器的内建自测试方法研究[A];2006北京地区高校研究生学术交流会——通信与信息技术会议论文集（上）[C];2006年

9 谈恩民;刘建军;钱文武;施文康;;基于SoC的BIST静态功耗优化设计[A];2007'中国仪器仪表与测控技术交流大会论文集（二）[C];2007年

10 雷加;刘伟;;模数混合信号的可测性设计方法研究[A];中国仪器仪表学会第九届青年学术会议论文集[C];2007年

相关博士学位论文 前10条

1 朱敏;电子系统内建自测试技术研究[D];哈尔滨工业大学;2010年

2 孙秀斌;混合信号电路故障诊断的内建自测试（BIST）方法研究[D];电子科技大学;2004年

3 徐磊;基于SOC架构的可测性设计方法学研究[D];清华大学;2002年

4 杨德才;算术运算电路的通路时延故障测试[D];电子科技大学;2008年

5 肖继学;基于累加器的DSP数据通路的内建自测试技术的研究[D];电子科技大学;2007年

6 李杰;低功耗内建自测试（BIST）设计技术的研究[D];东南大学;2004年

7 李锐;低功耗内建自测试设计方法研究[D];东南大学;2005年

8 詹文法;系统芯片外建自测试技术研究[D];合肥工业大学;2009年

9 朱彦卿;模拟和混合信号电路测试及故障诊断方法研究[D];湖南大学;2008年

10 潘张鑫;或—符合逻辑系统的可测性设计与测试[D];浙江大学;2007年

相关硕士学位论文 前10条

1 朱定飞;X型CPU内建自测试系统的设计与实现[D];国防科学技术大学;2006年

2 胡少飞;基于MT-6000系统级模拟与验证的技术研究[D];长沙理工大学;2012年

3 程旺燕;基于等确定位切分的SoC内建自测试方法研究[D];合肥工业大学;2010年

4 马俊程;SATA内建自测试的电路设计与实现[D];西安电子科技大学;2007年

5 翟明静;基于March C+算法的存储器内建自测试自测试设计与仿真[D];哈尔滨理工大学;2009年

6 胡志国;基于折叠计数器的集成电路低功耗BIST研究[D];合肥工业大学;2006年

7 陈萍;数字电路的多种子内建自测试及测试复用研究[D];华南师范大学;2005年

8 谢天助;基于边界扫描的内建自测试技术及其应用[D];重庆大学;2005年

9 胡晓宇;液晶驱动控制芯片可测性设计方法学研究[D];华中科技大学;2005年

10 邓小飞;基于I_（DDT）的BIST测试向量生成器的研究[D];湖南大学;2006年

，

本文编号：2639752