高性能浮点型DSP协处理器的设计

发布时间：2020-04-25 19:56

【摘要】：AVP335是一款32位高性能浮点型的数字信号处理器(DSP),具有非常丰富的片内外设与大量的片内存储,它的浮点处理单元(FPU)具有非常强大的数值计算和处理的能力。协处理器(coprocessor)是针对某些特定且CPU处理缓慢或无法处理的应用而设计的芯片,主要辅助CPU完成这些特定任务的处理。例如浮点运算、超越函数的计算等。因此,协处理器的设计是针对某种特定的应用,而不必将它设计为一款通用型处理器。本研究设计了一款32位高性能浮点型DSP的协处理器,该协处理器主要用于协助CPU完成浮点数的数值计算和处理。根据协处理器的基本功能与设计要求,首先对协处理器的组成结构进行介绍,包括浮点数标准、寄存器、流水线、指令集以及寻址方式。其次,本研究对FPU的数值运算单元进行了分析与设计,主要包括对加法器、乘法器以及除法器等算法的研究。此外,为了使数值运算单元获得更好的性能,对相应的算法做出了进一步的改进。因此,加法器的设计采用改进型的Two-Path算法实现,即通过减少运算路径中的移位操作以及提高路径的并行度。乘法器采用基4 Booth算法将乘数进行编码,降低产生部分积的数量,然后使用Wallace树型压缩器完成部分积的压缩,并通过保留进位加法器(CSA)完成最终的相加。除法器采用基4 SRT算法实现。最后是译码控制单元的设计,首先对浮点指令和指令执行过程进行详细的分析,然后对指令译码器进行设计。完成FPU各个功能模块的设计后,编写了各个功能模块的RTL代码,并使用VCS和Ncverilog仿真工具完成FPU各个功能的验证,仿真结果表明了该处理器的逻辑设计完全正确。最后,基于0.13μm CMOS工艺用半定制的方式对协处理器系统进行仿真与验证。
【图文】：

结构图,结构图,流水线,总线

结构和八级流水线组成的。其中哈佛总线结构包含独立的三条地址总线和三条数逡逑据总线，实现指令和数据的并行访问。八级流水线的设计提高了指令处理的速度，逡逑在单周期内能够实现指令和数据的同时提取，增强处理器的运算能力。如图２．２逡逑所不为ＣＰＵ的基本功能和结构。逡逑５逡逑

运算单元,寻址,模块,总线

是由ＣＰＵ和ＦＰＵ邋（Ｆｌｏａｔ邋Ｐｏｉｎｔ邋Ｕｎｉｔ）构成，同时采用哈佛总线结构和八级流水线逡逑结构，还拥有大量的内部存储器，丰富的外设模块以及８８个可复用的ＧＰＩＯ逡逑（Ｇｅｎｅｒａｌ邋Ｐｕｒｐｏｓｅ邋Ｉｎｐｕｔ邋Ｏｕｔｐｕｔ）端口。ＤＳＰ结构如图２．１邋所示。逡逑Ｐｒｏｇｒａｍ邋Ｂｕｓ邋（程序总线）逦逦片上外设逦＾逡逑卜—．逦ｅＰＷＭ逦」—－？逡逑｜邋Ｓｅｃｔｏｒｅｄ邋ｉ邋ＳＡＲＡＭ邋ＢｏｏｔＲＯＭ邋｜邋ＯＴＰＲＯＭ邋ＤＭＡ邋Ｌ＿■■■逦：逡逑Ｆｌａｓｈ逦（３４Ｋ）逦（８Ｋ）邋１邋（１Ｋ）逦６ＣＨ．逦一＋逦＂＾１一＾逡逑］（２５６Ｋ）邋！邋逦－Ｚ逦逦｜逦－Ｔ逦１逦逦逦邋Ｉ逡逑１邋ｉ逦１邋』‘邋ｔ逦存储器邋丨逦；逦—＾＾逦ｅＱＥＰ邋一——逡逑Ａ（１９：０）逦＂逦ｊ逦ｕ邋Ｉ逦ＤＭＡ总线逦ｊ逦邋！逡逑＾￣１——；—逡逑Ｄ（１９：０）逦逦Ｊ邋ｊ逦｜逦｜逦ｔ逦＾—令邋ＣＡＮ２．０Ｂ邋Ｍ￣￣？逡逑Ｉ，，邋逦「．＿．■■■＂１—邋．邋．．邋★逦１逦逦邋——邋此邋－邋＾逡逑Ａｔｏｍｉｃ逦辅助寄存逦系统控制逦逦．逡逑ＡＬＵ逦．逦器组逦ＦＰＵ逦｜时钟管理逦＂—令逦ＳＣＩ逦Ｋ１￣￣卜逡逑（Ｒ－Ｍ－Ｗ）逦（３２邋３２ｂ，ｔ）逦（３２ｂｉｔ）逦卜逦逡逑ｉ邋Ｗａｉｃｂｄｏｅ逡逑２逦？逦Ｉ邋ｉ逦逦逦邋——？邋－￣￣ＳＰＩ逦￣￣？逡逑Ｉ逦＼逦！逦｜定时器＊３逦逦：逡逑ｇｃＴｇａａ？ＰｒＥ逦逦逦」邋ＭｃＢＳＰ逦卜逡逑ＣＰＵ逦寄存器总线逦［ｊ邋“逦＾￣￣Ｐ－逦．」逡逑１￣ＤａｔａＢｕｓ（＿邋线）逦逦逦逦逦１—＾」！：
【学位授予单位】：湘潭大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP332

【相似文献】