嵌入式SRAM的高速、低功耗设计及优化

发布时间：2020-04-29 09:18

【摘要】： 随着微电子工艺技术水平的不断提高,嵌入式SRAM呈现出更高集成度、更快速及更低功耗的发展趋势。近年来,集成SRAM的各种系统芯片己屡见不鲜,它们在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。本文主要针对嵌入式同步双口512X28bit静态存储器的设计进行了详细的阐述。文章结合存储单元静态噪声容限(SNM)及软误差率(SER)的分析,对静态八管单元进行了优化设计,在保证缩小芯片面积(存储单元的尺寸为:5.87×6.54um2)的同时提高了存储单元的工作稳定性(SNM8T=530mv)。设计存储器每一部分电路的时候,都仔细考虑了如何降低芯片功耗和提高工作速度。如用三级灵敏放大器来提高数据读出的速度,读写速度可达到2.96ns。为了减小阵列中存储单元间的串扰问题,提高芯片的可靠性,在存储阵列版图设计时,采用了字线“错序译码”结构和位线“间隔译码”结构。设计中还采用了仲裁逻辑电路判断双口的存储优先权,芯片采用0.18um CMOS硅栅双阱制造工艺,芯片尺寸为:746.36×966.74um2。SRAM的字长为28bit。
【图文】：

了一些可重复编程的存储器，虽说它们的编程速度比较慢。3.极紫外线光可擦除可编程ROM(UVEPROM):它的核心部件就是一个浮栅晶体管(Floating gate transistor)，其结构如图1.1所示。浮栅晶体管的最重要的特性是图1.1 浮栅晶体管的截面图它的阐值电压的可编程性。当在表1.1所示结构的栅-源和漏一源之间分别加上15-20V的大电压，则产生的大电场将会引起雪崩注入，衬底中的电子就会获得足够的能量而变为“热电子”并穿过第一层氧化绝缘层，被浮栅俘获，这就称之为浮栅晶体管的编程过程。由于浮栅的四周被绝缘性能优良的二氧化硅(Si02)所包围，所以即使在不加电源电压的情况下，浮栅上被俘获的电子仍能保存很多年(一般为十年左右)，因此就产生了非挥发性存储器。由于浮栅上所俘获的电子使得在其上产生一个负电压，从一个器件的角度来看，这将意味着阐值电压的增大(典型值为7V左右)，所以在栅一源之间加上普通的5V电压己不足以打开此器件

图1.2 E2PROM中浮栅晶体管横截面图 图1.3 随穿效应的I-V曲线与沟道和漏极隔离的部分绝缘层的厚度减小到10纳米或更低。当在薄的氧化层上加上10V左右的电压时，电子通过隧穿效应到达浮栅并被其俘获，，完成编程操作。此隧穿效应的IN曲线如图1.3所示，由图可见，此种编程机构的主要优点是其可逆性，即只要将编程时的电压反向就可实现擦除过程。E2PROM与UVEPROM相比，既有优点也有不足之处。优点是擦除速度快，可支持105擦除/编程周期和可有选择的进行擦除/编程。不足之处在于当注入电子到浮栅上时，会增大器件的阂值电压而当进行擦除操作时，又会降低VT，这样就存在如何控制闽值电压的问题。从浮图1.4 E2PROM存储单元（读过程）
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP333

【参考文献】

相关期刊论文 前10条

1 王万业;CMOS SRAM存储单元研究[J];半导体技术;1997年02期

2 贺朝会,李国政,罗晋生,刘恩科;CMOS SRAM单粒子翻转效应的解析分析[J];半导体学报;2000年02期

3 王佳静,华林,沈泊,李文宏,章倩苓;一种500MHz 32×32bit高速五端口CMOS寄存器堆[J];半导体学报;2002年12期

4 冯国臣,郑新建,沈绪榜;一种减小存储单元间串扰的新型阵列布局结构[J];半导体学报;2005年01期

5 吕家云;低功耗闪速存储技术的现状及其可靠性研究[J];巢湖学院学报;2005年03期

6 李彦旭,巴大志,成立;静态存储单元电路设计工艺的研究[J];电子元件与材料;2002年12期

7 姚建楠,季科夫,吴金,黄晶生,刘凡;基于SRAM高速灵敏放大器的分析与设计[J];电子器件;2005年03期

8 李文宏,章倩苓;阈值电压对超深亚微米SRAM存储单元SNM的影响[J];固体电子学研究与进展;2002年03期

9 李文宏,张海清,章倩苓;一种高可靠电流灵敏放大器设计[J];固体电子学研究与进展;2003年04期

10 叶菁华,陈一辉,郭淦,洪志良;一种512Kbit同步高速SRAM的设计[J];固体电子学研究与进展;2004年03期

本文编号：2644416