安全微处理器存储控制单元的研究与设计

发布时间：2020-05-04 20:24

【摘要】： 本课题的任务是为安全微处理器LX-1164设计片内的存储控制单元与高速缓冲存储器控制器。设计实现了一个片上内存管理单元与Cache控制器的设计,提出了一种64位超标量微处理器中存储管理单元和Cache控制器的设计方法。实现了MMU的主要功能,讨论了TLB关键技术以及访问保护的实现;实现了哈佛结构的Cache,解决了存储一致性的问题,并采用了低功耗设计。 在存储控制单元MMU和Cache控制器的实现过程中,采用了ASIC全定制电路设计方法,使用了先进的EDA设计工具进行逻辑设计与仿真。本设计采用了SMIC公司的0.18微米工艺标准单元库,经仿真测试满足了LX-1164微处理器芯片在400MHz主频下的设计要求。
【图文】：

华北电力大学硕士学位论文2.4 LX-1164 处理器中 MMU 的具体设计与实现2.4.1 LX-1164MMU 地址映射过程LX-1164 处理器采用了 44 位的虚拟地址和 41 位的物理地址，这也意味着 MMU所进行的地址映射就是 44 位虚拟地址到 41 位物理地址的映射。由于该处理器设计中支持 8K 和 4M 的两种页面大小，因此映射的实质就是 31 位虚拟页号到 28 位物理页号（8K 页面）或者 22 位虚拟页号到 19 位物理页号（4M 页面）的映射。

2.4.1 LX-1164MMU 地址映射过程LX-1164 处理器采用了 44 位的虚拟地址和 41 位的物理地址，，这也意味着 MMU所进行的地址映射就是 44 位虚拟地址到 41 位物理地址的映射。由于该处理器设计中支持 8K 和 4M 的两种页面大小，因此映射的实质就是 31 位虚拟页号到 28 位物理页号（8K 页面）或者 22 位虚拟页号到 19 位物理页号（4M 页面）的映射。图 2-1：44 位虚拟地址的格式
【学位授予单位】：华北电力大学（北京）
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP332

【引证文献】

相关硕士学位论文 前1条

1 张秀平;MMU协处理器仿真模型的研究及软件仿真实现[D];电子科技大学;2011年

本文编号：2648944