FT-C55LP主机接口设计及系统级验证

发布时间：2020-05-07 15:27

【摘要】： FT-C55LP是一款高性能、低功耗16位定点可编程数字信号处理器。采用先进的超哈佛结构(一条程序存储器总线、5条数据存储器总线和6条地址总线)和12级的深度流水线技术,内核中设计了双乘累加器(MAC)和双算术运算单元(ALU),支持2条指令的并行处理,芯片内部集成了大容量的存储器和丰富的外设,特别适合便携式产品的应用。本人有幸参与了该处理器的研发工作,承担并完成了两部分研究工作,一是FT-C55LP主机接口的设计与验证;二是基于该主机接口的系统级验证平台的设计和系统级验证。本文首先对FT-C55LP的体系结构、指令系统、流水线、数据流单元、地址产生单元及程序控制单元等进行了分析和研究,为设计基于主机接口的系统级验证平台,有效进行系统级验证奠定了基础。分析研究了目前国际上几大主要厂商DSP产品中主机接口的特点,根据FT-C55LP的需求,设计实现了其主机接口——EHPI。该接口为一16位的增强型主机接口,外部主机通过它可以直接访问FT-C55LP的内部RAM。为方便与各种不同种类的主机进行对接,EHPI提供复用和非复用两种模式来传输数据和地址,复用模式提供一条总线传输地址和数据,而非复用模式提供分开的地址之和数据总线。论文给出了该主机接口详细设计及全面的逻辑验证。对于高性能微处理器的设计而言,验证是一项极具挑战性的工作,尤其是系统级验证。开发一个高效、易用的系统级验证平台,对系统级验证的成功起着至关重要的作用。作者设计了一个基于EHPI的验证测试平台,用于FT-C55LP的系统级验证。该平台由平台的核心部分和一些辅助工具组成。平台核心包括EHPI接口协议模型和初始化模型、存储器模型和中断模型等。辅助工具包括格式转换工具、自动结果比较程序等。利用该验证平台,用户可以方便地运行测试向量,并进行模拟结果的正确性判断。利用该平台对FT-C55LP处理器进行了系统级验证。包括:初始化测试,指令系统的测试,已有测试向量的测试等等。通过对验证结果的分析,修改设计再验证,反复迭代使设计达到要求的功能。
【图文】：

总体结构

图2.2FT一C55LP总体结构图2.2.1「下C55LP的超哈佛总线结构传统的微处理器设计，采用数据与指令共享总线的方式，指令和数据存放在相同的一块物理存储空间内，即传统的冯诺依曼结构。这种结构存在最大的问题，程序指令只能串行执行，所以速度慢、数据吞吐量低，非常不适合要求具有高度实时处理能力的数字信号处理器。因此数据和程序总线的独立的哈佛结构得到发展，并且成为数字信号处理器的基本结构。超哈佛结构是在传统哈佛结构的基础上修正或改进而来。增加更多的数据总线，允许数据存放在程序存储器中，并被算术运算指令直接使用，增强了芯片的灵活性;而且指令可以存储在高速缓冲器中，当指令执行时，不需要在从存储器中读取，可节约一个指令周期的时间，大大提高了运行速度。下面对该处理器的总线结构进行详细的讨论。在CPU内部共有12组总线，，包括一条32位的程序总线(PB)，5条16位的数据总线(BB、CB、DB、EB、FB)，6条24位的地址总线(PAB、BAB、CAB、

框图,框图,缓冲单元,译码

图2.4CPU整体框图l)取指缓冲单元该单元用于缓存和译码应用程序的指令以及解释FT一C55LP不同长度的指令。图2.5为取指单元的结构图。指指指指峨卜月吸神石人列列(64}}}}}}}字节)))匡匡三三三三三招招峭卜娜归月技侧匆忍忍lll_一一一.犷丫份-一~_井一_一」」图2.5取指缓冲单元
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP334.7

【共引文献】