基于多核CPU与集成众核计算平台的并行仿真支撑技术研究

发布时间：2020-05-09 22:26

【摘要】：借助高性能计算平台和并行仿真技术加速仿真执行过程,已经成为复杂系统仿真应用的主要途径。目前,基于多核CPU(CMP)与集成众核(MIC)处理器的计算平台在高性能计算领域异军突起,为加速仿真执行过程带来了新的机遇。然而,现有的并行仿真支撑技术主要面向多处理机、集群、CMP+GPU等计算平台,难以发挥CMP+MIC计算平台线程资源丰富、局部共享存储、协同计算等架构优势。因此,开展基于CMP+MIC计算平台的并行仿真支撑技术研究,对于充分利用新型高性能计算资源,满足仿真不断增长的计算需求,促进新型高性能计算平台在仿真领域的应用具有重要的理论意义和实用价值。论文针对当前并行仿真支撑技术在CMP+MIC新型计算平台应用方面存在的相关问题,围绕基于CMP+MIC新型计算平台的并行仿真引擎架构、计算模型加速解算及负载平衡等问题展开深入研究,主要工作和创新点如下:(1)提出了面向CMP+MIC计算平台的并行仿真引擎架构。仿真引擎是支持仿真运行的核心组件,为了获得更高的性能,要求仿真引擎架构能够发挥CMP+MIC计算平台线程资源丰富、局部共享存储、协同计算等架构优势。目前,基于多进程方式实现的传统并行仿真引擎架构并行粒度粗、存储消耗大、通信开销大,针对多核计算平台的相关工作难以支持多节点协同仿真,面向GPU等众核计算平台的相关工作由于体系结构差异而难以兼容。为此,提出了一种面向CMP+MIC计算平台的并行仿真引擎架构SE-HPTM。SE-HPTM分别在CMP和MIC内部利用多线程方式并行处理事件,CMP和MIC之间利用进程间通信实现协同仿真,并通过减少锁开销和优化访存等方式进一步提高性能。测试表明,相对于多进程方式的并行仿真引擎,SE-HPTM在CMP+MIC计算平台上最高可获得1.57倍的加速比。(2)提出了基于聚合-分载的计算模型加速解算方法。复杂仿真系统中某些计算模型解算往往非常耗时,成为整个系统的性能瓶颈,在CMP端运行仿真主程序,将比较耗时的模型解算过程分载至MIC端加速解算是一种解决方案。然而,计算模型的广泛性和封装性使得通用的模型加速解算难以实现,事件的离散调度导致难以对大量的计算模型进行规模化加速解算。为此,提出了一种基于聚合分载的计算模型加速解算方法GOMA。该方法针对同质化计算密集型并行仿真应用,基于保守运行机制,通过提取“安全事件”子集将解算过程相同的计算模型进行聚合,而后将规模化的模型解算过程分载至MIC计算平台加速解算。典型测试用例表明,相对于仅使用CMP的情况,GOMA能够获得高达3.4倍的加速比。(3)提出了基于Work-Stealing和对象重组的并行仿真负载平衡方法。并行仿真的计算和通信负载不均衡容易成为系统性能瓶颈,由于静态划分难以预先在处理核心之间均衡地分配负载,全局事件调度机制仅局限于单机多核计算平台,动态负载均衡是当前并行仿真负载平衡的重要途径。然而,频繁的动态迁移会引入额外的开销而阻碍性能提升。为此,提出了一种基于Work-Stealing和对象重组的并行仿真负载平衡方法WSReG。该方法基于SE-HPTM,结合Work-Stealing和对象迁移的思想实现动态负载均衡:在进程内部,通过Work-Stealing动态均衡线程间负载以减少对象迁移,由处于空闲状态的线程分担待处理事件最多的线程负载,并在满足条件时进行对象重组,将总是“满载”线程的部分仿真对象迁移至容易“空载”的线程;在进程之间,通过适度的对象迁移来均衡计算和通信负载。实验结果表明,WSReG能够有效提升系统的负载均衡度,从而提高仿真应用性能。在上述研究成果的基础上,论文设计实现了一个面向CMP+MIC计算平台的并行仿真支撑环境ECMIC。社会民意趋势仿真应用测试结果表明,相比多进程方式在单独CMP上的运行情况,ECMIC获得高达42%左右的性能提升。
【图文】：

示意图,计算平台,示意图

高的片上存储器访问带宽，但其在可编程性、访存模式以及分支处理等方面的不足，一定程度上限制了其在并行仿真领域的应用。集成众核处理器 MIC 是 2012 年问世的基于众核架构的协处理器，其在单个芯片上集成了数十个计算核心，加之每个核心可同时支持 4 个硬件线程并发，使得MIC 协处理器具有丰富的线程资源，拥有强大的计算潜力。目前，MIC 已经大量应用在 Tianhe-2 和 Stampede 超级计算机上，其中 Tianhe-2 已经在两年内连续五次蝉联世界超级计算机 TOP1。更有利的一点，在于 MIC 采用精简的 x86 核心，与经典 CPU 拥有一致的指令集和相似的执行模式，与 GPU 相比，，其在逻辑较复杂的应用中更具优势，且 CPU 程序在 MIC 上的可移植性远胜 GPU。此外，相比于多核处理器 CMP，众核处理器具有更小的内核，更多的硬件线程和更宽的矢量单元，以及更低的单核造价和功耗，能够在相同的预算和功耗下提供更高的整体性能，更好地满足高度并行化应用的计算需求，并有效降低制造和运行成本。因此基于 CMP+MIC 体系结构的高性能计算平台（如图 1.1 所示），具备强大的并行计算能力、低功耗高效能特性以及良好的性能价格比，正成为新一代高性能计算机发展的重要方向，也为并行仿真应用的进一步发展提供了新的机遇。

示意图,并行仿真,执行层,计算平台

图 1.2 并行仿真执行层次示意图归纳起来，开展基于 CMP+MIC 计算平台的并行仿真支撑技术研究的意义：（1）有效利用多核与众核计算资源，提高仿真运行效率CMP+MIC 计算平台表现出强大的计算潜力，其丰富的多核与众核计算资源提高仿真的运行效率，满足仿真不断增长的计算需求提供了新的机遇。（2）积极借助高性能计算领域的最新成果，促进并行仿真技术的进一步发研究基于 CMP+MIC 计算平台的并行仿真支撑技术，有利于借助高性能计域的最新成果，促进仿真应用的进一步发展。（3）促进新型高性能计算平台在分析仿真领域的应用天河-2 号已经展示了基于 CMP+MIC 的新型高性能计算平台强大的计算能，然而，其计算能力能否在真实应用中得到充分发掘需要更多的应用测试和，研究基于 CMP+MIC 计算平台的并行仿真支撑技术，为新一代高性能计算提供了仿真领域的真实应用，对计算平台本身的发展也具有良好的促进作用。总之，开展基于 CMP+MIC 计算平台的并行仿真支撑技术研究，对于充分新型高性能计算机提供的硬件资源，提高仿真应用的执行速率，满足仿真不
【学位授予单位】：国防科学技术大学
【学位级别】：博士
【学位授予年份】：2016
【分类号】：TP391.9;TP332

【参考文献】