基于FPGA实现的带有减小DRAM写延迟的Cache的DDR2控制器的设计

发布时间：2020-05-10 10:24

【摘要】： 随着Internet技术和应用的飞速发展,网络性能的需求不断增加,一方面,网络应用对安全网关设备的性能要求越来越高,另一方面,安全网关类产品应用越来越广泛,从典型的防火墙扩展到UTM、IPS等等。这些应用即有强大丰富的报文分析和流量分析功能,也需要对经过本设备的流量进行高效的转发处理,从安全网关类产品的共性来看,他们虽然应用场景各异,但都需要有强大的CPU处理能力来同时保证分析工作和转发工作,而CPU处理能力的限制往往使得转发工作挤占了分析工作所需的资源,产品应用开发人员不得不在性能和功能的平衡取舍问题上花费很多精力,网络性能问题甚至成了制约功能进一步完善的瓶颈。在这种情况下网络安全加速卡NSA应运而生。 本文基于FPGA实现的带有减小DRAM(Dynamic Random Access Memory)即动态随机存取存储器写延迟的Cache(高速缓冲存储器)的DDR2控制器就是为NSA所设计的,DDR2控制器的主要作用是对网络报文的读写进行控制,其内嵌的Cache主要用来消除DDR2控制器中DRAM的写延迟时间,加快系统运行速度。由于此项目是用FPGA实现的,所以本文采用FPGA内部的CAM(Content Addressable Memory)即内容可寻址存储器来实现Cache以达到减小DRAM写延迟的目的。与传统Cache相比它简单容易实现、节省FPGA内部资源而且性能又不比传统Cache差。它加快了数据的返回速度,提升了系统性能。 本文首先对传统Cache的概念、作用、结构、原理等作了简单介绍,并详细阐述了DDR2控制器及内嵌Cache的设计方案和设计过程。而且对其进行了仿真、验证,实践证明该方案达到了预定的要求,解决了NSA项目中存在的问题。
【图文】：

此部分的功能实现将在后续章节作详细介绍。2.3.3控制分发器的状态机的设计图2一5控制分发器的状态机的结构图数据返回客户端部分的状态机由五个状态组成:初始态、返回状态零、返回状态一、返回状态二、返回状态三。此状态机的作用是将F工FO4中存放的通道号作为分发器的返回通道的通道号并巨产生DRAM的返回数据的读使能信号和FIFOS、FIFO乙1的读使能信号。既信号DimChIDRenb、DimRdRsltRenb、CaehelnRenb、DimRsltPrt。当状态机在初始状态时，如果信号DimRxRsltRallow(FIFO4和FIFOS不空，此信号为l)为1，就把信号DimChIDRenb置1，，此信号是FIF04的读

卜 卜卜~~.~~~~~~~~曰侧 ~~~~~~~~0001一11、为，roata、、 dat...图2一 8ddrZdime_warb模块结构图
【学位授予单位】：西南交通大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP332

【参考文献】

相关期刊论文 前10条

1 王恒娜;浅析访问局部性原理在Cache存储系统中的作用[J];安徽大学学报(自然科学版);2005年01期

2 沈庆伟;微型计算机系统中Cache的结构及性能分析[J];安徽建筑工业学院学报(自然科学版);2001年03期

3 王裕如,赵静;Cache技术及应用[J];大连大学学报;2001年04期

4 殷婧;;Cache结构的低功耗可重构技术研究[J];单片机与嵌入式系统应用;2009年01期

5 邹可;杜新华;;嵌入式系统中典型Cache一致性问题的解决[J];电子测量技术;2006年03期

6 李妍 ,杨诚文;浅谈高速缓存(Cache)的应用[J];电站系统工程;2002年01期

7 谢青峰;浅析高速缓冲存储器Cache在PC系统中的应用[J];福建电脑;2004年09期

8 费振东;毛志刚;;集成循环代码cache降低微控制器功耗研究[J];信息技术;2008年12期

9 黄琳;陈第虎;梁宝玉;蒋晓华;颜军;;S698M SoC芯片中Cache控制器的设计与实现[J];中国集成电路;2008年08期

10 郇丹丹;李祖松;胡伟武;刘志勇;;Cache自适应写分配策略[J];计算机研究与发展;2007年02期

相关重要报纸文章 前1条

1 上海 李超;[N];电脑报;2001年

本文编号：2657159