64位微处理器中数据缓存的设计与实现

发布时间：2020-05-13 12:15

【摘要】： 微处理器是信息产品中不可缺少的部件，它有通用和专用两种。微处理器设计是集成电路设计中最复杂，也最具挑战性的工作。本论文设计研究工作来源于国家科技部863项目——“具有自主知识产权的64位高性能嵌入式微处理器的设计”，该项目的设计过程采用了目前国内少有的微处理器设计方法——全定制设计方法，充分利用而又不依赖EDA工具进行设计，弥补了半定制设计的不足。 论文首先分析了我国开发具有自主知识产权的微处理器的重要性和必要性，介绍了集成电路设计方法和全定制设计流程。然后详细分析了高速缓冲存储器(Cache)的结构和基本原理，在此基础上，对多核处理器的缓存进行研究，介绍了SMP结构分类和解决Cache一致性的方案，另外，介绍了三种具有代表性的SCMP模型——POWER4-IBM，Hydra-Stanford，SMPDCA；并分析比较了三种模型的利弊；提出了四核处理器缓存系统的设计方案。 本文着重介绍了基于MIPS R4000指令集的五段流水线的数据高速缓存的全定制设计，包括电路设计、电路前仿真、版图设计、版图验证、版图参数提取、后仿真在内的全部后端设计。设计时将系统分为数据通道和控制逻辑两部分，数据通道部分采用手工设计电路，手工绘制版图的全定制设计，控制逻辑采用综合、自动布局布线的方法。设计采用哈佛总线结构，分离的4KB的数据Cache和4KB的指令Cache，采用直接映象的映象方式，虚拟地址索引、物理地址与TAG比较判断是否命中，采用了LRU替换策略。
【图文】：

层存储器的价格，但是访存的速度却能接近最快一层的速度。层次结构中的各层通常是子集关系，，某一层中的所有数据都能在下一层中找到，而下一层中的所有数据也都能够在更F一层中找到(如图2.1)。速度了除一琪-一，一一~一一飞一______吏________.___格价厂一-—一一一一~一—匕低图2.1存储层次存储层次的重要性随着处理器性能的提高而不断增加。据统计囚，1986年以前微处理器性能以每年35%的速度提高;而1987年以来，微处理器的性能以每年55%的速度提高，这样的飞跃很大程度上是存储系统不断改进的结果。图2.2描述了随着主存储器访问性能的提高，CPU的性能飞速增长的过程。~力口月..耳犷八d《，m带，‘旧‘产了产沪产才犷令方犷尹尹尹尹尹沪尹萝尹尹尹尹矛嘴尹尹沙沪j户欢广矛乒护;护护毛尹

存储层次的重要性随着处理器性能的提高而不断增加。据统计囚，1986年以前微处理器性能以每年35%的速度提高;而1987年以来，微处理器的性能以每年55%的速度提高，这样的飞跃很大程度上是存储系统不断改进的结果。图2.2描述了随着主存储器访问性能的提高，CPU的性能飞速增长的过程。~力口月..耳犷八d《，m带，‘旧‘产了产沪产才犷令方犷尹尹尹尹尹沪尹萝尹尹尹尹矛嘴尹尹沙沪j户欢广矛乒护;护护毛尹，产沪图2.2存储器和CPU的性能随时间的变化曲线
【学位授予单位】：同济大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP332

【引证文献】

相关硕士学位论文 前3条

1 景涛;多核环境下基于L2 Cache的目录一致性协议的研究[D];哈尔滨工程大学;2010年

2 韩振江;基于PowerPC片上高速缓存的设计[D];西安电子科技大学;2011年

3 杨鹏飞;多核环境Cache一致性协议研究[D];哈尔滨工程大学;2011年

本文编号：2661943