定点运算部件的算法结构研究与优化设计

发布时间：2020-05-13 20:03

【摘要】：在IC设计领域,计算机微处理器是整个系统的核心,人们对其性能的要求越来越高,这些微处理器强有力的运算能力来源于其内部高性能的运算处理单元。加法在各类处理器中都是使用频率最高的操作,乘法的运算速度已成为衡量现代’高性能计算和数字信号处理性能的重要指标。加法器和乘法器的设计实现直接影响着微处理器的性能,这方面的研究依然是国内外微处理器设计的的重要课题。 本文分别对运算部件中最重要的整数加法器和乘法器进行了较为深入的研究,算法和电路逻辑结构的优化是本文的目标。针对加法器,对并行前缀结构进行了优化,将其与Ling进位和改进的选择进位模块相结合设计实现了一种新型的加法器。针对乘法器,采用了高性能的选择逻辑部分积产生电路,通过对部分积压缩阵列的研究和分析,设计实现了6：2和9：2压缩器,并利用9：2压缩器家族对整体拓扑结构进行了优化,实现了3种改进的并行乘法器和一种4周期串并结合的乘法器。 本文用Verilog HDL描述了所有设计思想,并完成了基于FPGA的电路综合与仿真验证。实验结果表明,同传统的实现结构相比,本文设计的新型加法器和改进的乘法器均具有更好的性能,达到了优化设计的目标。
【图文】：

定点运算部件的算法结构研究与优化设计辑运算单元与、或、非、异或等。如图2.2是一个简单的数据通路，运算单元是数据通路的核心部分，也是决定处理器性能的最关键部件。寄寄寄力口 口移 移存存存法 法位 位器器器器 器器 器羹羹颧撇撇毅毅l瀚舞爵}}篡鑫篡灌 灌图2.2一个简单的32位数据通路2.2加法器的实现方法加法是使用频率最高的算术操作，它经常成为提高速度的瓶颈。因此，提高加法器的性能至关重要。整数加法的关键在于如何缩短进位信号产生与传递的路径，根据进位链的不同，经典的加法器算法有行波进位加法器(RCA)、跳跃进位加法器(CSKA)、选择进位加法器(CSLA)和超前进位加法器(CLA)。这些算法有各自的优缺点，在实际应用中，设计者根据具体的设计目标和要求进行选择。为了方便讨论，在本章以下内容中使用如下符号定义:符号A、B表示两个n位二进制操作数，S表示它们的和

=t‘ee，(2一3).行波进位加法器行波进位加法器(RCA)是最简单的加法器，其结构如图2.3(b)所示[20〕，它将n个全加器 (FullAdder，FA)串联起来，本位的进位输入cin来源于低位的进位输出cout，图2.3(a)为FA的电路结构。从图2.3可以看出，加法所需的时间同操作数的位数成正比，在最坏的情况下，进位从最低位传至最高位，n位RCA的总
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP332.22

【共引文献】

相关期刊论文 前7条

1 孙原;刘文波;;导爆管装药高度自动测量技术研究[J];机械工程师;2007年11期

2 范大伟;张剀;董金平;;基于CPLD的动平衡机用同步数据采集系统[J];计算机测量与控制;2012年01期

3 蔡厚新;李则鸣;曾国斌;;数字显示字段译码和存储器寻址[J];科学时代;2006年23期

4 戴亚文;彭磊;邱航;李小强;;一种高精度无线应变传感器节点的设计与实现[J];武汉理工大学学报(信息与管理工程版);2010年03期

5 师亚莉;;数字产品设计中的电磁兼容(EMC)技术[J];西安邮电学院学报;2008年05期

6 周明彪;;FPGA在卫星数字电视码流转发器设计中的应用[J];现代电子技术;2007年03期

7 李立;龙泳涛;曾钢燕;程春红;陈意军;;可编程逻辑器件设计中的亚稳态问题及解决方案[J];湘潭大学自然科学学报;2009年01期

相关硕士学位论文 前9条

1 谭立勇;基于FPGA的直径测量系统研究[D];武汉理工大学;2011年

2 苏兢;电脑绣花机控制系统的设计与实现[D];西北工业大学;2007年

3 赵学亮;基于ARM的变压器绕组变形检测系统的研制[D];河北农业大学;2008年

4 孙静;PCIE接口芯片中的编码及解码电路设计[D];沈阳工业大学;2008年

5 蔡珊;嵌入式32位RISC处理器中存储管理单元的研究与设计[D];西安电子科技大学;2009年

6 廖苹秀;10G以太网与SUPANET融合技术研究[D];西南交通大学;2009年

7 乔爽;网络处理器微引擎中寄存器文件设计研究[D];西安电子科技大学;2010年

8 商成火;CCD精密外径测量装置数据采集系统的开发[D];武汉理工大学;2010年

9 于，

本文编号：2662467