X微处理器指令译码控制系统设计与验证

发布时间：2020-05-16 10:23

【摘要】： X微处理器是一款具有完全自主知识产权的高性能通用处理器,采用CISC结构,指令种类繁多,存在大量变长或超长的、需要多周期执行的指令,如何快速、高效地对所有指令进行译码控制是当前基于CISC结构微处理器设计的一个难题。本文在深入研究X处理器指令集系统及其体系结构的基础上,提出了简单指令与复杂指令相分离的译码控制方案,并以此设计完成了指令译码控制系统。简单指令通过组合电路进行直接译码控制,复杂指令通过微程序进行译码控制的译码控制方案能充分发掘组合电路译码速度快和微程序译码结构简单的优点,有效地提高了微处理器的性能。指令译码控制系统包括了简单指令直接译码控制单元和复杂指令微程序译码控制单元两大部分,直接译码单元通过模块化设计实现了指令分类译码、指令立即数分离、指令配对及相关性检查等功能;微程序译码控制单元的设计完成了所有复杂指令的译码控制功能,并对其微程序ROM和入口地址生成电路进行了设计优化。本文针对指令译码控制系统的功能结构特点,提出了相应的验证方案,建立了验证平台,对指令译码控制系统进行了不同层次的验证。验证结果表明:整个系统在微处理器中正常工作。
【图文】：

结构框图,微处理器,结构框图,功能部件

2.2X处理器微体系结构2.2.，功能部件组成X通用微处理器整体结构如图2一2所示，主要由以下功能部件组成:总线接口部件(64位)、指令Cache、数据Cache、指令译码控制部件、微程序ROM部第7页

流水线结构,微处理器,流水线

不相关的指令。其中A流水线为全功能流水线，可以执行任何指令，日流水线为半功能流水线，只能执行可配对的指令。由于采用CISC指令结构，流水线的结构复杂，根据整数、多媒体和浮点指令的不同其分段结构也有所不同，如图2-3所示。陋陋体扮巍吵耘娜娜回回回 FFFDlllO222尹尹种种梅梅稗稗如碑绳绳如贾贾多媒体流水缝图2一3x微处理器流水线结构整数流水线分为六段，分别为指令预取户F段、取指F段、第一级指令译码O，段、第二级指令译码02段、执行EX段和写回WB段。其他流水线在整数流水线的基础上进一步细分执行段和写回段。下面主要介绍一下整数流水线各段的功能:户F段:完成从指令Cache取指令放入指令预取缓冲(pre一 tchbuffer)的功能;F段:完成从指令预取缓冲取出两条独立的指令，存入指令FIFO(日 rstInFirstOut)的功能:O，段:完成指令译码或生成微操作码;02段:生成操作数地址;EX段:在各功能部件完成对操作数的加、减、乘、除、移位等运算;WB段:将指令执行结果写回目的寄存器。纵观以上流水线，无论是哪一条流水线，，都需经指令控制模块完成预取段(pF)、取段(F)、一级译码(01)以及与二级译码(02)接口相关的控制操作。因此，在处理器的指令译码控制部件中，需要完成的功能有:.从I一Cache里预取指令，包括分支预测BTB对分支指令的预测;第10页
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2006
【分类号】：TP332

【参考文献】