基于FPGA的嵌入式系统的低功耗设计

发布时间：2020-05-16 20:22

【摘要】： 功耗问题是近几年来人们在嵌入式系统的设计中普遍关注的难点与热点，它严重的制约着嵌入式系统的应用与发展。无论是在军事还是商业贸易上的应用，相当数量的嵌入式系统一般是由电池来供电的，而且大多数设备都有体积和质量的约束。减少电能消耗不仅能延长电池的寿命、延长用户更换电池的周期，而且能带来提高系统性能与降低系统开销的好处，甚至起到保护环境的作用。有关功耗问题引起的设计反复和消费类电子产品中低功率器件所带来的成本节省统计资料表明，在今后的集成电路的设计中必须更多地考虑功率设计问题。EDA行业一直关注功能性设计问题，并开发了相应的技术，为设计者提供各种更好更快的仿真和分析工具来解决这些功能性问题。本论文针对实验室基于FPGA研发的图像处理开发板进行了低功耗的研究与分析。本文分析了嵌入式系统中引起功耗的各种原因与功耗分类；研究了硬件设计与软件设计过程中降低功耗的若干方法；基于图像处理开发板的功能与结构，从时钟约束、时序约束、优化算法、门控时钟等几方面对图像处理开发板进行了软件方面的降耗控制与仿真研究，并对控制前后系统的功耗进行了测量与分析比较。
【图文】：

基本结构

可编程逻辑功能块可编程互连资源图2一 1FPGA的基本结构除了上述构成FPGA基本结构的三种资源以外，，随着工艺的进步和系统应用需求的发展，一般在FPGA中还可能包含以下可选资源:·存储器资源(块RAM、分布式RAM);·数字时钟管理单元(分频/倍频、数字延迟、时钟锁定);·算数运算单元(高速硬件乘法器、乘加器);.多电平标准兼容的FO接口;·高速串行1/0接口;·特殊功能模块(以太网MAC等硬IP核);。微处理器(PowerPC405等硬处理器IP核)。不同厂家或不同型号的FPGA，在可编程逻辑块的内部结构、规模、内部互连的结构等方面经常存在较大的差异。在我们的微光图像处理系统中所用到的FP以是Xilinx公司的Spartan一H系列，Spartan一H系列产品内部结构主要由可配置逻辑模块(CLB， ConfigurableLogieBloek)、输入输出接口模块(IOB， Input/OutputBloek)、BloCkRAM和数字延迟锁相环(DLL，Delay一 LoekedLoop)组成。其中

加法器,基本的

再将它们打开。这种方法在很多人看来是理所当然的，认为就应该是这样设计。然而在实际中，设计者一方面关心模块的功能，另一方面迫于设计时间的压力，所以很多设计中的细节没有考虑。如图3一2(a)，一个加法器的两个输入端没有经过任何逻辑直接进入加法器，系统不管是否需要加法运算，加法器都一直工作着，输出不断翻转着，这对系统的动态功耗是很大的浪费，而且数据总线越宽浪费的功耗越多;在大型组合逻辑(例如宽总线复用器)的输入端加锁存器，这能抑制无效的开关活动，因为只有当输出需要更新的时候输入刁‘被锁好。类似地，可利用控制寄存器来打开或关闭低级别的模块(如子模块中的状态机)。使大总线和子模块保持在一个恒定状态有助于减少不相关输出开关的数量。[3’]图3一2(b)则用操作数隔离的方法进行设计:当系统不需要加法运算的时候，Adder_en信号为“O”，则加法器的两个输入端都保持“O”
【学位授予单位】：昆明理工大学
【学位级别】：硕士
【学位授予年份】：2007
【分类号】：TP368.11

【引证文献】