一种循环流水阵列架构的研究与实现

发布时间：2020-05-18 13:03

【摘要】： 近年来,越来越多的粗粒度可重构处理系统被提出来,以应对密集计算的需求增长。这是因为可重构处理系统在ASIC与通用处理器之间找到了一个平衡,综合了两者性能与通用性的优点。本文描述了一种基于循环流水计算的阵列架构—(PLAA-Pipelined Loop Array Architecture),该阵列架构能够工作在基于AHB协议的总线接口上,通过与ARM处理器指令通信,达到辅助主处理器进行大规模密集计算的目的。 本文首先介绍了PLAA的设计思想,并提出了设计模型,这种架构直接面向循环程序本身,通过阵列流水化的运算方式,使得阵列运算效率得到了提高。PLAA引入了路由选择思想,简化了阵列单元的互连。另外PLAA设计为了一个基于AHB总线协议的硬件加速单元,具有很高的可移植性,有利于广泛开发利用。 为了说明PLAA的可行性和优点,本文在ARM公司的SoC Designer平台上使用SystemC语言搭建了PLAA的仿真模型,为后续的工作建立起了一个完整的研究平台。通过对常用算法(2D-DCT、FFT)的分析、优化与映射,验证了PLAA的性能,结果显示PLAA性能由于其他同类系统。
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2010
【分类号】：TP332

【参考文献】

相关期刊论文 前2条

1 王定;余宁梅;张玉伦;宋连国;;改进型booth华莱士树的低功耗、高速并行乘法器的设计[J];电子器件;2007年01期

2 ;A NEW APPROACH TO PROGRAMMABLE LOGIC ARRAY FOR SINGLE-CLOCK CMOS[J];Journal of Electronics;2006年01期

，

本文编号：2669758