嵌入式系统性能优化若干问题研究
发布时间：2020-05-19 17:52
【摘要】： 提高应用的执行效率、增强系统的安全性以及降低系统的能量开销是嵌入式系统设计者追求的重要目标。半导体技术和计算机体系结构的快速发展,推动了嵌入式系统硬件平台性能的大幅提升。然而,为了更有效地提高应用的执行效率,还需要对嵌入式软件进行面向硬件体系结构的优化。在嵌入式应用日趋网络化的背景下,嵌入式系统也面临着巨大的安全威胁。对于构建安全的嵌入式系统来说,如何取得安全性与实时性、能量开销之间的平衡是一个具有挑战性的课题。同时,随着嵌入式移动应用和微型嵌入式系统的发展,降低系统的能量开销已经成为了嵌入式领域的一个研究热点。 本论文主要对嵌入式系统性能优化中的一些具体问题展开研究。首先,我们以优化片上存储器的使用效率为切入点,对面向新型处理器和存储器结构的软件性能优化技术进行了深入的研究。然后,研究了面向嵌入式实时系统的安全优化问题。最后,以传感器网络节点为目标平台,对能量受限系统的安全扩展问题进行了研究。本论文的主要贡献有以下四个方面: (1)研究了面向多处理器片上系统(MPSoC)的变量划分和任务调度算法。首先,我们设计了一种循环数据流图模型LDFG,以描述任务对变量的访问以及循环迭代之间任务的依赖关系。然后,提出了基于变量访问频率的快速变量划分算法HAFF。通过引入“潜在关键路径”的概念,又提出了面向全局性能优化的变量划分算法GVP。最后,我们还设计了一种具有变量划分功能的旋转调度算法RSVP。该算法的优越性在于,它能够充分发挥MPSoC及其存储子系统的并行性优势,从而大幅地提高了应用的执行效率。 (2)研究了面向多模块存储器结构(Multi-module Memory)的代码优化问题。提出了一种基于整数线性规划的优化方法PEOS,解决了指令调度、变量划分和存储器工作模式设置等问题。该方法的优越性在于,它可以使代码的执行效率或存储器的能量开销达到最优。在研究PEOS方法的过程中,我们提出了两个通用性的定理,解决了将“c=0 iff r=0”和“c=0 iff r=1”两类非线性条件线性化的问题。同时,为了提高PEOS的实用性,我们又提出了两种加速PEOS求解的方法:调度窗口限定法和基于可变邻域搜索的近似算法VNS-ILP。其中,调度窗口限定法能确保解的全局最优性,而VNS-ILP能在很短的计算时间内求得近似最优解。 (3)研究了面向嵌入式实时系统的最优安全策略生成方法。首先,我们设计了一种安全相关的任务图模型STG,它能同时描述任务的安全需求、任务间的依赖关系以及实时性约束。其次,对多种基础安全算法的执行效率和安全强度进行了量化评估,并在此基础上建立了一种评价系统安全性的量化模型。然后,提出了一种基于ILP的最优安全策略生成方法ILPOS。该方法的特点是能确保任务的实时可调度性和安全策略的最优性。最后,针对单一路径和树形结构的STG,提出了两种多项式时间复杂度的最优安全策略生成算法DPOS-path/tree。 (4)以传感器网络节点为目标平台,通过实验的方法研究了安全算法在能量受限系统中的应用。首先,我们设计了一种微功耗测量电路,并对多种安全算法在CrossBow和Ember两种节点上的能量开销进行了测量。然后,提出了降低安全算法能量开销的代码优化方法。最后,基于对能量测试结果的分析,提出了一些在传感器节点等能量受限系统中应用安全算法的原则,如算法选择、参数配置等。
【图文】：
在嵌入式处理器设计中，片上系统（System on Chip，SoC）技术通过 IP 核重用的方式将处理器、存储器、I/O 接口等硬件单元集成到了单个芯片上，从而提高了处理器的设计效率和集成度。据国际半导体技术蓝图（ITRS）预测，，未来对SoC 处理能力的需求会急剧地增长。预计到 2013 年，性能需求可能达到每秒 2458G次处理操作[21]。正因为 SoC 将面临如此繁重的计算任务，早在 2000 年美国斯坦福大学的 NetChip 项目和英国曼切斯特大学的 Marble 项目[22]，就开始启动了对多处理器片上系统（Multi-Processor SoC，MPSoC）的研究。目前，多家国际公司也推出了各自的 MPSoC 平台，如 Philips 的 Nexperia，TI 的 OMAP 以及 Xilinix的 Vertex-II Pro 等[23]。从 ITRS 提供的 MPSoC 参考模型[24]看（如图 1-1 所示），MPSoC 主要包含多个同构或异构的处理器核（Main Processor，Main Proc.）、大量的处理引擎（Processing Engines，PE）、存储器以及外设接口等部件。在 MPSoC 中，各个处理器单元（Main Proc.，PE）可以有自己独立的软硬件配置，为特定功能提供最优化的效能（如图 1-1（b））。
其中最具代表性的单核 DSP 是 TI 公司的 DSP-TMS320C64的主频高达 1.2GHz，采用 Serial RapidIO 总线使互连速率提高，主要用于为医疗成像领域提供更完美的影像质量[26]。满足数字娱乐、高清视频等应用对 DSP 处理能力的需求，DSP 的体向多核方向发展。目前，TI、Freescale 以及 ADI 等公司都纷纷推出 DSP 产品，如 OMAP、MSC8126 和 AD14060 等。值得注意的是， VLIW 结构）的 DSP，既能实现任务级的并行，还能充分挖掘指令因此，以 DSP 为核心的嵌入式系统的研制将会是一个持续的热点入式存储器的发展器和存储器技术发展的不平衡，导致了二者之间的速度差不断增大的“存储墙”效应[27]，如图 1-2 所示。因此，改善存储系统的设计的整体性能具有重要的意义。目前，嵌入式系统设计人员已经从体新型存储器利用等方面着手对存储子系统进行了优化。
【学位授予单位】：电子科技大学
【学位级别】：博士
【学位授予年份】：2010
【分类号】：TP368.1
本文编号：2671257
【图文】：
在嵌入式处理器设计中，片上系统（System on Chip，SoC）技术通过 IP 核重用的方式将处理器、存储器、I/O 接口等硬件单元集成到了单个芯片上，从而提高了处理器的设计效率和集成度。据国际半导体技术蓝图（ITRS）预测，，未来对SoC 处理能力的需求会急剧地增长。预计到 2013 年，性能需求可能达到每秒 2458G次处理操作[21]。正因为 SoC 将面临如此繁重的计算任务，早在 2000 年美国斯坦福大学的 NetChip 项目和英国曼切斯特大学的 Marble 项目[22]，就开始启动了对多处理器片上系统（Multi-Processor SoC，MPSoC）的研究。目前，多家国际公司也推出了各自的 MPSoC 平台，如 Philips 的 Nexperia，TI 的 OMAP 以及 Xilinix的 Vertex-II Pro 等[23]。从 ITRS 提供的 MPSoC 参考模型[24]看（如图 1-1 所示），MPSoC 主要包含多个同构或异构的处理器核（Main Processor，Main Proc.）、大量的处理引擎（Processing Engines，PE）、存储器以及外设接口等部件。在 MPSoC 中，各个处理器单元（Main Proc.，PE）可以有自己独立的软硬件配置，为特定功能提供最优化的效能（如图 1-1（b））。
其中最具代表性的单核 DSP 是 TI 公司的 DSP-TMS320C64的主频高达 1.2GHz，采用 Serial RapidIO 总线使互连速率提高，主要用于为医疗成像领域提供更完美的影像质量[26]。满足数字娱乐、高清视频等应用对 DSP 处理能力的需求，DSP 的体向多核方向发展。目前，TI、Freescale 以及 ADI 等公司都纷纷推出 DSP 产品，如 OMAP、MSC8126 和 AD14060 等。值得注意的是， VLIW 结构）的 DSP，既能实现任务级的并行，还能充分挖掘指令因此，以 DSP 为核心的嵌入式系统的研制将会是一个持续的热点入式存储器的发展器和存储器技术发展的不平衡，导致了二者之间的速度差不断增大的“存储墙”效应[27]，如图 1-2 所示。因此，改善存储系统的设计的整体性能具有重要的意义。目前，嵌入式系统设计人员已经从体新型存储器利用等方面着手对存储子系统进行了优化。
【学位授予单位】：电子科技大学
【学位级别】：博士
【学位授予年份】：2010
【分类号】：TP368.1
【引证文献】
相关期刊论文 前1条
1 马伟;;嵌入式系统在家居能源控制子系统中的应用[J];数字技术与应用;2012年06期
本文编号：2671257
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2671257.html
