嵌入式内存管理单元低功耗技术设计研究

发布时间：2020-05-20 21:39

【摘要】：随着嵌入式微处理器技术的飞速发展和便携式电子设备的广泛应用,功耗问题已成为当前嵌入式设计的主要难题之一。内存管理单元是实现虚拟存储技术的主要部件,是嵌入式处理器功耗的重要组成部分。本文围绕嵌入式内存管理单元的低功耗技术进行设计研究,重点研究设计了内存管理单元的核心部件TLB (Translation Look-aside Buffer)的低功耗技术,根据对现有TLB设计技术的深入研究,结合嵌入式处理器的实际应用情况,充分利用程序的空间特性,提出了基于全综合两级TLB架构的低功耗技术设计,主要研究内容和创新点包括： 1．基于缓存预测的两级TLB低功耗设计技术。该方法重点在两级TLB之间增加一个低硬件成本的可配预测缓存,动态建立jTLB访问预测序列,通过对目标地址的高效预测实现jTLB表项的快速访问匹配,不仅有效减少jTLB表项查询次数同时明显的降低了TLB访问延时,jTLB的平均访问周期仅约为原有的jTLB平均访问周期的20%,有效的实现了低功耗的目的；同时该方法提出的预测缓存是可配置的,可以更好的适应不同的嵌入式应用；并且预测缓存的硬件开销极小,面积仅增加1.81%；在满足低功耗的同时不增加面积成本,为嵌入式低功耗设计提供了重要参考。 2.基于历史访问预测的uTLB低功耗设计方法。该方法的核心思想是采用历史访问信息寄存器HR动态记录和调整uTLB历史访问信息,通过预测利用上次访问结果直接得到物理页号,有效的减少了全相联uTLB并行比较次数；在此基础上还重点研究了uTLB表项LRU替换策略,并采用门控时钟技术对LRU回填机制进行优化,有效的消除了LRU更新的翻转功耗；采用历史访问预测访问机制的uTLB的并行比较次数节约了约38%,低功耗效果明显。 本章提出的TLB低功耗设计技术,对于嵌入式处理器内存管理单元的提升转换效率、降低功耗具有积极的作用,并且硬件开销小。
【图文】：

图1.1Inte;微处理器功耗趋势图耗的增加会引起的芯片运行温度上升，导致半导体电路运行参数的芯片寿命，提高了对系统冷却的要求，不仅增加了系统成本，而且限制能的进一步提高ll]。不可避免，功耗的提高带来了一系列的现实问题首先，当前发展迅速的便携手持设备、移动通信设备等，依靠电池供更严苛的要求。这些产品都依靠电池供电，但是电池技术的发展无法应用系统的能耗需求，例如常用的镍镐(Ni一Cd)电池提供的能量密度仅tt一hrs/P。und，，而目前最流行的锉电池的能量密度也只有85认厄tt一hrs/P20认/att的系统工作10个小时需要约2.4磅重的电池，对于功率更大

浙江大学硕士学位论文第1章绪论真得出的结论l’J如图1.2，从图中可以看出时钟单元功耗最高，因为时钟单元有时钟发生器、时钟驱动、时钟树和钟控单元的时钟负载;数据通路是仅次于时钟单元的部分，其功耗主要来自运算单元、总线和寄存器堆;除了上述两部分，还有存储单元，控制部分和输入/输出;存储单元的功耗与容量相关，所占比例也是不可忽视的。COnr附l图1.2微处理器的功耗来源然后采用适当的方法，有针对性的从系统方案到物理版图各个设计阶段进行低功耗分析。低功耗设计是一个复杂的综合性课题，需要综合各方面因素折中考虑。微处理器常见的主要硬件方面低功耗技术[s1方法如下:、动态电压调节:该技术降低功耗的主要思路是根据芯片工作状态改变功耗管理模式
【学位授予单位】：浙江大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP368.1

【参考文献】

相关期刊论文 前6条

1 周俊;林正浩;;微处理器的低功耗芯片设计技术[J];单片机与嵌入式系统应用;2007年01期

2 宋传华,程旭;基于北大众志-863 CPU系统芯片的多级TLB性能研究[J];电子学报;2005年02期

3 马芝;;低功耗方法在SoC芯片设计中的应用[J];中国集成电路;2010年07期

4 薛巨峰,谢菲,范东溟;芯片功耗的来源与量化分析[J];中国科技信息;2005年11期

5 刘坤杰;游海亮;严晓浪;葛海通;;面向嵌入式应用的内存管理单元设计[J];浙江大学学报(工学版);2007年07期

6 孟建熠;黄凯;严晓浪;葛海通;;应用于SoC功能验证的快速处理器仿真模型[J];浙江大学学报(工学版);2009年03期

相关硕士学位论文 前1条

1 游海量;嵌入式处理器内存管理单元的设计和验证[D];浙江大学;2006年

本文编号：2673231