FT-C55LP程序流单元的设计与实现

发布时间：2020-05-22 06:29

【摘要】： 数字信号处理器具有高效率、低功耗和低成本的特点,已成为通信、消费类电子产品的核心部件。FT-C55LP是一款自主正向设计的高性能、低功耗16位定点可编程数字信号处理器芯片。本文在深入研究FT-C55LP体系结构的基础上,详细讨论了FT-C55LP中程序流单元的性能要求和限定条件下的设计及其正确性验证。本文设计的FT-C55LP程序流单元主要由数据交换控制模块、程序控制模块和流水线控制模块三部分组成。程序流单元的主要功能是完成程序地址产生,程序执行路径和状态控制,程序中跳转、条件、循环等控制类指令的执行处理,中断响应与处理,流水线的控制和冲突保护等。本文针对FT-C55LP的指令集特点和性能、功耗需求,在程序流单元中设计了专门的条件计算逻辑和循环控制逻辑,有效地提高了FT-C55LP中条件指令和循环指令的执行效率。另外,程序流单元中FT-C55LP中断系统的设计与实现也有效提高FT-C55LP执行数字信号处理算法的效率和拓展了其应用领域。 FT-C55LP内部采用了12级的深度流水线,并具有自动的流水线冲突硬件保护机制。因此,流水线控制的设计与实现成为能否实现FT-C55LP性能和功耗要求的关键因素之一。在程序流单元的设计与实现的过程中,本文针对FT-C55LP的流水线特别是其中的硬件自动保护机制进行了深入的研究与分析。在流水线的硬件自动保护机制的设计中,分析比较了现有的几种通用流水线保护机制的优缺点,针对FT-C55LP的流水线特点和性能、功耗需求提出了一种有效的基于资源分段访问的流水线保护机制并建立了统一的分析模型。模型表明,这种流水线保护机制有效提高了FT-C55LP的性能,降低了其硬件复杂度。本文最后对所设计的程序流单元进行了模块级的功能验证。在底层模块的验证过程中,本文采用了EDA软件自动进行的代码覆盖率统计的验证策略;在顶层模块的验证过程中,本文采用了EDA软件自动进行代码覆盖率统计和进行用户自定义功能点的功能覆盖率统计相结合的验证策略。验证结果表明程序流单元的设计完全符合FT-C55LP的设计要求,功能完全正确。
【图文】：

电路图,门控时钟,电路

图 1.1 门控时钟电路门控时钟电路中，时钟信号（CLK）不再直接加到寄存器的输入端，而是由数据输入的使能信号（Enable）控制是否加到寄存器的时钟输入端口。当使能信号（Enable）无效时，时钟信号（CLK）不会送到寄存器的时钟信号端，这样就减少了寄存器的内部节点的电平翻转，降低了动态功耗。◆数据分离技术FT-C55LP 芯片为了并行性的需要，CPU 内部有两个处于相同地位的乘累加（MAC）单元以及两个数据宽度不一样的算术逻辑单元（ALU）。但是，这些执行运算单元不会所有时候都在流水线中参加运算，然而这些执行单元的数据输入都来自同样的内部数据总线。如果在某一时刻只需使用一个MAC单元或一个 ALU单元时，虽然其它运算单元的输出结果对程序来说都是无效的，但是由于它们的输入数据信号发生了翻转，所以它们单元内部的信号也会发生翻转，即它们也参加了运算，产生了不必要的动态功耗消耗。因此，我们对 FT-C55LP 采用了数据分离技术，优化其内部的数据通路结构，如图 1.2 所示。

数据分离

图 1.1 门控时钟电路门控时钟电路中，时钟信号（CLK）不再直接加到寄存器的输入端，而是由数据输入的使能信号（Enable）控制是否加到寄存器的时钟输入端口。当使能信号（Enable）无效时，时钟信号（CLK）不会送到寄存器的时钟信号端，这样就减少了寄存器的内部节点的电平翻转，降低了动态功耗。◆数据分离技术FT-C55LP 芯片为了并行性的需要，CPU 内部有两个处于相同地位的乘累加（MAC）单元以及两个数据宽度不一样的算术逻辑单元（ALU）。但是，这些执行运算单元不会所有时候都在流水线中参加运算，然而这些执行单元的数据输入都来自同样的内部数据总线。如果在某一时刻只需使用一个MAC单元或一个 ALU单元时，虽然其它运算单元的输出结果对程序来说都是无效的，但是由于它们的输入数据信号发生了翻转，所以它们单元内部的信号也会发生翻转，，即它们也参加了运算，产生了不必要的动态功耗消耗。因此，我们对 FT-C55LP 采用了数据分离技术，优化其内部的数据通路结构，如图 1.2 所示。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP332.3

【参考文献】