高-k氧化物介质在电荷俘获型存储器件的应用研究

发布时间：2020-05-24 02:20

【摘要】：伴随着半导体技术的不断进步,半导体器件的尺寸持续缩小。传统的浮栅型存储器也同样面临着器件尺寸小型化的挑战。当半导体器件的特征尺寸接近22nm的技术节点,传统的浮栅型存储器也将逼近其物理和技术极限。因此,研发存储密度高、编程快、功耗低的非易失性存储器,已成为存储器研究领域竞争的焦点。电荷俘获存储器作为一种新型非易失性存储器,与现有浮栅技术有很好的继承性,完全兼容传统CMOS工艺,掩膜数量少,工艺成本低,因此,具有极好的发展前景,被认为是传统浮栅存储器的替代者。多晶硅-氧化硅-氮化硅-氧化硅-硅(SONOS)型存储器由于功耗低、读写速度快、疲劳特性好等优点而受到广泛关注。在SONOS型存储器中,得益于Si_3N_4替代多晶硅浮栅层,器件的存储能力能够提升。然而随着Si_3N_4厚度持续减薄,器件的数据保持能力下降。研究表明,在SONOS型存储器中引入high-k电介质材料代替Si_3N_4可以有效解决SONOS存储器厚度缩小问题,同时可以提高器件的存储能力。本文研究了一种基于high-k介质纳米叠层电荷俘获型存储结构的存储性能,同时研究了基于一种high-k复合氧化物介质电荷俘获型存储结构的存储性能,并结合第一性原理计算解释了缺陷态对电荷存储器能力的贡献；最后,进一步系统研究了影响high-k复合氧化物介质电荷俘获型存储结构存储性能的物理因素。主要工作结果如下：1.首先制备了一种high-k纳米叠层基电荷俘获型存储器原型器件：利用HO_2/Al_2O_3纳米叠层代替传统SONOS型中的氮化硅或者high-k电介质作为存储层。为了研究high-k氧化物存储层中界面对存储特性的影响,我们制备并研究了一系列具有相同存储层总厚度但是叠层数不同的样品。实验发现,相同扫描电压下,随着界面数量的增加,器件的存储窗口逐渐增大。结果表明,TiO_2/Al_2O_3纳米叠层中的界面对器件性能起着关键作用。当存储层数量为5时,器件具有9.72V的存储窗口以及10年后29%的电荷损失量。2.我们采用原子层沉积和磁控溅射相结合的方法制备了存储结构p-Si/Al_2O_3/(TiO_2)_(0.9)(Al_2O_3)_(0.1)/Al_2O_3/Pt,器件在±11 V扫描电压下的电荷存储密度为1.29×1013/cm2。器件疲劳特性的测试结果表明,经过1×105次编程/擦除循环后,存储窗口基本没有损失。数据保持能力测试结果表明,经过104s的编程/探险操作,平带电压偏移为35%,相应的剩余电荷量为65%。运用第一性原理计算方法计算了含有Ti和氧空位缺陷的Al_2O_3的电子结构,结果表明TiO_2和Al_2O_3互扩散可以制造出缺陷态。而且,增强TiO_2和Al_2O_3之间的互扩散可以制造出更多的缺陷态,从而提升器件的电荷存储能力。3.基于互扩散引入缺陷从而提升器件存储能力的机理,制备了三种基于不同Ta、Al比例的TaAlO复合电介质薄膜的电荷俘获型存储器。电学性能测试表明,当扫描电压为±11V时,(Ta_2O_5)_(0.5)(Al_2O_3)_（0.5）的存储窗口达到7.39 V,电荷存储密度约为1.97×1013/cm2。由于Ta_2O_5和Al_2O_3具有最有效的相互扩散,导致产生的缺陷态密度最大,在相同的扫描电压下,(Ta_2O_5)_(0.5)(Al_2O_3)_（0.5）器件俘获电荷最多,其存储窗口最大。写入/擦除速度测试表明,器件(Ta_2O_5)_(0.5)(Al_2O_3)_（0.5）编程/擦写速度最快,编程/擦除特性的差异和的能带排列规律完全一致。在室温下的抗疲劳特性测试结果表明,经过106编程/擦除操作,器件(Ta_2O_5)_(0.5)(Al_2O_3)_（0.5）具有较为优异的疲劳特性。器件10年的数据保持能力进行测试结果表明,在环境温度为25℃,经过0.8×105s编程/擦除操作后,将测试结果外推至10年,(Ta_2O_5)_(0.5)(Al_2O_3)_（0.5）的电荷损失量为17%。
【学位授予单位】：南京大学
【学位级别】：博士
【学位授予年份】：2014
【分类号】：TP333

【参考文献】