一种16位数字信号处理器内核的研究与设计

发布时间：2020-05-25 22:09

【摘要】： 随着集成电路设计、制造技术的进步和软件开发手段的日益成熟,DSP以其体系结构的特殊性,强大的处理能力,在通信,多媒体,信息家电等领域得到了极为广泛的应用。 本文完成了一款16位定点高性能数字信号处理器rDSP的内核设计。在目标指令集特点分析的基础上,根据设计约束,论文提出了rDSP Core的微体系结构实现。其中控制通路的设计中采用了基于分布式译码,双相时钟设计的同步流水线结构简化多周期指令的控制,并对基于此结构的冲突模型进行了分析,提出了设计中的解决方法。指令译码器采用预译码技术,硬布线译码结合指令状态机控制的微码ROM的协同译码结构。数据通路的设计采用Core内部总线提高了功能单元间数据传输的效率。在此基础上,本文引入了时钟管理单元并采用门控时钟技术降低功耗。 为了对rDSP Core指令集功能进行高效地验证,本文构建了基于标准参考模型的自动化平台,分三个层次完成指令集的验证工作。 本文中所采用的设计方法已被成功应用在数字信号处理器rDSP的开发中。经流片后测试表明,整合rDSP Core的数字信号处理器rDSP功能上完全兼容目标指令集,频率性能完全符合设计目标。
【图文】：

PCMux结构

图 4 数据地址生成单元结构Figure 4 AGU ArchitectureRP 选择辅助间接寻址寄存器，到根据寻址方式通过 ARAU0 和 ARAU1 计算出CAB，EAB 的访问地址，并送到地址仲裁器中。DAGEN 内部采用寄存器堆，可以通过 CLB 在流水线读取(Read)或者在执行(Execute)阶段可以进行更新，通过 CLB 进行读取。地址仲裁器DSP Core 由于采用了多条总线的设计。多个总线同时访问可能会产生冲突，，因专用的地址仲裁器对多个地址总线进行判断。地址仲裁器的作用主要是进行测，旁路判断，地址空间判断，存储器访问使能和存储器访问取消。地址仲结构如下图 5 所示。
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP368.1

【参考文献】

相关期刊论文 前10条

1 韩泽耀,韩雁,郑为民;一种高速实时定点FFT处理器的设计[J];电路与系统学报;2002年01期

2 朱希志,罗良进;纵谈DSP的发展及应用[J];电脑知识与技术;2004年35期

3 张辉 ,胡广书;DSP的特点、发展趋势与应用[J];电子产品世界;2004年09期

4 陈智勇;;流水线微处理器的设计与实现[J];桂林电子科技大学学报;2007年03期

5 刘党辉,沈兰荪;DSP芯片及其在图像技术中的应用[J];测控技术;2001年05期

6 郑德春;姚庆栋;刘鹏;余巧艳;陈继承;;可测性DSP软硬件协同仿真验证平台设计[J];江南大学学报;2005年06期

7 贾琳,樊晓桠;32位RISC微处理器流水线设计[J];计算机工程与应用;2005年14期

8 刘昭,黄令仪,曾烈光;一种高效的硬布线控制CPU的设计方法[J];微电子学;2002年02期

9 居晓波,李志斌,宁兆熙,程君侠,王永流;一种新型CISC微处理器指令译码设计方法[J];微电子学;2003年02期

10 何海;DSP在雷达目标自动检测录取系统上的应用[J];数据采集与处理;2001年04期

相关博士学位论文 前1条

1 郑伟;多媒体应用的高性能数字信号处理器功能部件结构设计研究[D];浙江大学;2003年

相关硕士学位论文 前9条

1 荆元利;DSP处理器系统结构研究[D];西北工业大学;2002年

2 黎宝峰;嵌入式DSP处理器的设计与验证[D];湖南大学;2003年

3 余巧艳;数字信号处理器的流水结构设计及验证研究[D];浙江大学;2005年

4 袁建中;数字信号处理器的设计研究[D];浙江大学;2005年

5 易海峰;复杂指令集快速译码设计[D];西北工业大学;2005年

6 孙庆;高性能DSP指令控制部件优化设计研究[D];国防科学技术大学;2004年

7 周建;可配置RISC核的设计及验证应用研究[D];浙江大学;2006年

8 朱雪生;AMBA总线测试平台的设计与实现[D];青岛大学;2006年

9 张彦枚;基于流水线架构8051微控制器内核的实现[D];上海交通大学;2007年

本文编号：2680815