CMOS存储单元电路抗单粒子翻转加固设计研究

发布时间：2020-05-27 05:30

【摘要】：空间环境中存在着数量庞大的辐射粒子,这些粒子轰击到空间应用的集成电路系统上时,会使电路发生单粒子翻转、单粒子闩锁、单粒子烧毁等诸多辐射效应。这些单粒子辐射效应将导致系统偏离正常功能,甚至整个芯片系统的失效。作为储存大量数据的载体和电子系统不可缺少的一部分,存储电路在辐射环境中的单粒子翻转错误已成为危害芯片系统稳定性的重要因素,欧空局就曾经报道过单粒子翻转软错误所引发的卫星坠落事件,可见对存储电路进行抗单粒子翻转加固设计研究是十分必要的。设计加固(Radiation Hardened by Design,RHBD)因其可以兼容现有标准商用CMOS工艺、节约制造芯片所需的成本,在抗辐射加固领域得到了设计人员的广泛应用。本文采用RHBD方法对存储电路中的SRAM存储单元,锁存器和D触发器进行了加固设计研究,内容主要包括以下几个方面:(1)SRAM存储单元抗单粒子多节点翻转加固设计研究。作为占据芯片面积较大的内部存储模块,静态随机存取存储器在辐射环境中的抗单粒子翻转性能直接关系到整个电路系统的可靠性。本文首先基于设计冗余加固技术在电路级提出了一种抗辐射加固12管SRAM存储单元结构;之后,根据该电路的构造特点,针对特定的存储节点,在版图级进行了进一步的加固设计。结果表明,在电路级加固和版图级加固的联合作用下,辐射粒子无论以垂直入射,还是角度入射的形式轰击本文所提出的SRAM存储单元,它都能够完全抵抗由电荷收集及电荷共享所引起的单粒子多节点翻转。(2)锁存器抗单粒子翻转加固设计研究。作为时序电路的最小存储单元,锁存器电路在辐射环境下的抗单粒子翻转性能将直接关系到系统处理数据的正确性。本文利用设计冗余加固技术,通过合理的结构设计,提出了一种低功耗抗单粒子翻转加固锁存器电路结构,并且通过对内部部分电路在高电平时钟周期和低电平时钟周期的复用设计,实现了在数据传输阶段滤除输入单粒子瞬态脉冲以及在保持阶段避免输出节点因内部节点发生单粒子翻转效应而进入高阻状态的设计目的。结果表明,与具有相同容错能力的抗单粒子翻转加固锁存器相比,本文所提出的锁存器具有低功耗的特点。(3)应用于流水线中的D触发器加固设计研究。本文基于检测纠正技术的基本原理提出了一种能够快速监测触发器在保持状态下是否发生单粒子翻转错误的预充型沿检测电路,并且基于该沿检测电路构建了应用于流水线中的D触发器。所构建的触发器不仅可以在数据保持阶段检测和纠正单粒子翻转错误,还可以在数据传输阶段监测输入信号是否包含单粒子瞬态错误和时序错误。仿真结果表明,与具有相同容错能力的触发器相比,所构建的D触发器有效地减小了纠正单粒子翻转错误后在输出端形成的脉冲毛刺宽度。脉冲毛刺宽度的减小意味着脉冲毛刺被下级时序电路捕获的几率大大降低,这意味着在辐射环境中处理相同数据总量的前提下,所提出的D触发器降低了流水线的重写频次,进而减少了流水线处理数据所用的时间,降低了流水线的功耗。(4)近阈值SRAM存储单元抗单粒子多节点翻转加固设计研究。鉴于深空探测携带的能源有限、以及近年来医疗电子和移动终端对低功耗乃至超低功耗的需求,本文提出了一种工作于近阈值电压附近、抗单粒子多节点翻转的SRAM存储单元结构。具体加固方案如下:首先利用冗余加固技术和极性加固技术提出了一种具有5个存储节点的、读写端口分立的、工作于近阈值电压下的抗辐射加固SRAM存储单元结构;之后,在版图布局时,采用版图级加固策略对其内部可能发生多节点翻转的节点对进行了隔离。在电路级加固和版图级加固的联合作用下,所提出的近阈值SRAM存储单元最终具备了抗单粒子多节点翻转的能力。仿真结果表明,所提出的近阈值SRAM存储单元能够抵抗单粒子多节点翻转,并且可以在近阈值电压下稳定地执行读写操作,此外还具有较高的读写噪声容限。本文采用RHBD方法对CMOS工艺下的存储电路展开了设计研究,并给出了SRAM存储单元、锁存器和触发器的抗辐射加固设计方案,这些方案在航天应用领域具有较高的实用价值。
【学位授予单位】：哈尔滨工业大学
【学位级别】：博士
【学位授予年份】：2018
【分类号】：TP333

【参考文献】