雷达信号处理机采集存储卡设计
发布时间：2020-05-29 12:28
【摘要】： 随着雷达成像技术逐渐成熟,图像分辨率和数据采样率都大为提高,需要实时保存海量的数据,对采集存储系统提出了较高的要求。该系统以高性能ADC芯片为基础、以固态存储芯片FLASH为存储介质、以FPGA(现场可编程门阵列)为控制核心成功实现了高速采集、实时大容量存储。采集卡与信号处理卡之间采用高速链路口,板卡与主机之间采用灵活的USB接口来实现命令、数据的传输。为了减轻链路口的负担和更好的实现实时成像,利用FPGA丰富的内核资源实现了数字下变频、脉冲压缩等信号预处理。本文首先介绍了雷达成像信号处理机的结构,讨论了从主要芯片的选型、板卡设计注意事项到相应程序设计的实现,接着对采集存储系统和基于FPGA信号处理的发展新技术做了简要介绍,最后进行了简单的工作总结。
【图文】：
图 3.4 AD 模拟输入原理图图中，单端信号从 SSMA 接口输入，经过 AD8370 变为差分信号（BVIN＋VIN－）后作为 AD 芯片的模拟输入。. 时钟信号AD9254 有一个可变的时钟输入结构，时钟输入可以是 CMOS、LVDS、LVPE者正弦信号。为了得到优异的性能，，AD9254 采样时钟输入采用差分信号驱动管信号的哪种使用类型，时钟源的抖动都是最关心的。首选的办法是通过射频（RF）变压器将单端的时钟信号转换成差动信号供D9254 产生一个低抖动的时钟源，变压器次级有两只反向连接的肖特基二极管时钟信号幅度限制在 0.8Vp-p 左右，防止过大电压摆幅的时钟信号通过反馈产声；另一种选择是差分 PECL 信号，可以使用 AD951*系列，它提供了优秀的性能；第三种选择是交流差分 LVDS 信号。系统采用时钟分配器 AD9510[24]作为时钟芯片，将单端时钟转换为差分时钟作为 AD 的时钟输入信号，原理图如图 3.5 所示。
图 3.4 AD 模拟输入原理图图中，单端信号从 SSMA 接口输入，经过 AD8370 变为差分信号（BVIN＋和BVIN－）后作为 AD 芯片的模拟输入。2. 时钟信号AD9254 有一个可变的时钟输入结构，时钟输入可以是 CMOS、LVDS、LVPECL或者正弦信号。为了得到优异的性能，AD9254 采样时钟输入采用差分信号驱动。不管信号的哪种使用类型，时钟源的抖动都是最关心的。首选的办法是通过射频（RF）变压器将单端的时钟信号转换成差动信号供给AD9254 产生一个低抖动的时钟源，变压器次级有两只反向连接的肖特基二极管，使时钟信号幅度限制在 0.8Vp-p 左右，防止过大电压摆幅的时钟信号通过反馈产生噪声；另一种选择是差分 PECL 信号，可以使用 AD951*系列，它提供了优秀的抖动性能；第三种选择是交流差分 LVDS 信号。系统采用时钟分配器 AD9510[24]作为时钟芯片，将单端时钟转换为差分时钟之后作为 AD 的时钟输入信号，原理图如图 3.5 所示。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TN957.5;TP333
本文编号：2686930
【图文】：
图 3.4 AD 模拟输入原理图图中，单端信号从 SSMA 接口输入，经过 AD8370 变为差分信号（BVIN＋VIN－）后作为 AD 芯片的模拟输入。. 时钟信号AD9254 有一个可变的时钟输入结构，时钟输入可以是 CMOS、LVDS、LVPE者正弦信号。为了得到优异的性能，，AD9254 采样时钟输入采用差分信号驱动管信号的哪种使用类型，时钟源的抖动都是最关心的。首选的办法是通过射频（RF）变压器将单端的时钟信号转换成差动信号供D9254 产生一个低抖动的时钟源，变压器次级有两只反向连接的肖特基二极管时钟信号幅度限制在 0.8Vp-p 左右，防止过大电压摆幅的时钟信号通过反馈产声；另一种选择是差分 PECL 信号，可以使用 AD951*系列，它提供了优秀的性能；第三种选择是交流差分 LVDS 信号。系统采用时钟分配器 AD9510[24]作为时钟芯片，将单端时钟转换为差分时钟作为 AD 的时钟输入信号，原理图如图 3.5 所示。
图 3.4 AD 模拟输入原理图图中，单端信号从 SSMA 接口输入，经过 AD8370 变为差分信号（BVIN＋和BVIN－）后作为 AD 芯片的模拟输入。2. 时钟信号AD9254 有一个可变的时钟输入结构，时钟输入可以是 CMOS、LVDS、LVPECL或者正弦信号。为了得到优异的性能，AD9254 采样时钟输入采用差分信号驱动。不管信号的哪种使用类型，时钟源的抖动都是最关心的。首选的办法是通过射频（RF）变压器将单端的时钟信号转换成差动信号供给AD9254 产生一个低抖动的时钟源，变压器次级有两只反向连接的肖特基二极管，使时钟信号幅度限制在 0.8Vp-p 左右，防止过大电压摆幅的时钟信号通过反馈产生噪声；另一种选择是差分 PECL 信号，可以使用 AD951*系列，它提供了优秀的抖动性能；第三种选择是交流差分 LVDS 信号。系统采用时钟分配器 AD9510[24]作为时钟芯片，将单端时钟转换为差分时钟之后作为 AD 的时钟输入信号，原理图如图 3.5 所示。
【学位授予单位】：西安电子科技大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TN957.5;TP333
【引证文献】
相关硕士学位论文 前2条
1 吕向楠;高速采集存储板卡设计[D];西安电子科技大学;2012年
2 姜矿辉;基于SOPC的红光高清光盘数据采集系统设计与实现[D];华中科技大学;2012年
本文编号：2686930
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2686930.html
