带验证功能的存储体设计与实现

发布时间：2020-05-31 12:20

【摘要】：SRAM又称为静态随机存储器，因其具有高速、低功耗、高存储密度的特点，经常被应用于高性能微处理器的缓存部件。近年来随着集成电路工艺特征尺寸的减小和工作电压的降低，SRAM的工作速度和存储密度得到了很大的提高，但是，芯片物理实现以后高速电路工作的功能正确性和信号稳定性需要经过更加充分的验证。这是工艺特征尺寸发展到每个新阶段后必然要面对的课题。工作电压的降低，使得SRAM芯片内传输的信号相对要“弱”了很多，因此投片后整个芯片的功能验证沿袭传统的验证方法可能达不到预期的验证目的。本课题针对这一问题，提出一种基于嵌入逻辑的功能验证方法，并将其应用于65nm工艺下设计实现的一款带验证功能的高性能同步单端口SRAM芯片中。本文通过对高速SRAM的分析设计和对验证方法的分析研究，来探索高工艺水平下集成电路设计的特点，以期能够更合理的优化电路设计，提升芯片设计的性能，增加功能验证的可靠性，降低功能验证的代价。本文的主要工作和创新点包括以下三点：一、全定制设计实现了一款高性能的同步单端口SRAM芯片。在65nm工艺下为保持SRAM工作的稳定性，对其关键模块的晶体管尺寸进行了精心设计；为了使整体SRAM达到较高的工作速度，对部分关键电路进行多种结构的实验，通过分析比较，利用各电路的优点，结合本设计的需求，优化设计了动态与静态相结合的混合型译码电路与锁存型灵敏放大器电路。二、针对常用的功能验证方法中，芯片内部节点引出的观测点难于控制和观察的特点，充分利用SRAM各模块工作的紧密衔接性，提出了一种基于模块组合的验证方法，为投片后能够可靠且低代价的进行芯片的功能验证提供了一种切实可行的方法，同时在电路中加入冗余列，便于将可能出现的错误进行快速的定位。三、完成带验证功能的SRAM的整体设计和版图的拼接，并进行了合理的电源地网络设计，最终版图面积为0.1078mm~2，将IR Drop控制在3%，版图后模拟结果显示：在典型情况下，SRAM的读操作的最大延时为526ps左右，写操作的最大延时为516ps左右，验证功能的逻辑正确，能够很好的实现芯片的功能验证需求，实现验证目的。
【图文】：

输入输出寄存器,电路结构

个直接进入 SRAM 内部作为内部动态逻辑工作的时钟信号 clk。因此外，还有 270 个输入输出信号，因此需要 270 个输入输出寄存器。表 2.1 输入输出端口说明端口输入/输出信号说明Clk_in 输入时钟输入信号Rw_index[0:8] 输入读写地址信号wr_flopped 输入写使能信号rd_flopped 输入读使能信号rd_tte_tag[0:127] 输出读出信号Ultra_en[0:3] 输入产生替代字线的使能信号Rd_verify_r_data 输出冗余列的读出信号tte_tag_flopped[0：127] 输入需要被写入的数据设计中所有的输入输出寄存器都采用同一种结构，这样可以降低设节约设计时间，，也便于实现控制。在选择寄存器时，要尽量使得建量的短，同时也要考虑其实际驱动能力。经过甄选，本设计采用图作为输入输出寄存器。

存储单元,电路结构,位线,灵敏放大器

#q 的值为 0，对存储单元首BL 和#BL 预充电为高，然后字线1 管关断，M3 管导通。位线#BL管 M6 和 M3 逐渐放电，电压逐两条位线上产生电压差以后，灵，从而快速的得到读出结果为“时候，经过灵敏放大器读操作以后计中，晶体管尺寸的设计非常关键电源到地的通路，相当于两个串得的电压过大，超过了 M1 的阈，这使得在读的过程中破坏了存”。在读破坏的同时，也增加了电
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2011
【分类号】：TP333

【参考文献】