基于多核处理器平台的实时系统WCET分析研究
发布时间:2020-05-31 23:38
【摘要】:实时程序最坏情况执行时间(Worst-Case Execuion Time, WCET)分析是指在程序或者程序片段执行之前获得其最坏情况的执行时间估值。事先获知任务的WCET估值是实时系统进行调度及可调度性分析的前提,也是检查实时系统性能是否满足要求的依据。随着VLSI技术的发展,多核处理器已经取代单核处理器成为时代的主流。而实时领域由于应用需求的提高开始对高性能的多核处理器投入越来越多地关注。但是,在多核处理器中,任务在访问硬件共享资源时会产生干扰,一个任务的执行时间可能会受到并行任务的影响。较之于体系结构简单的单核处理器而言,多核处理器在体系结构上对实时系统WCET分析提出了更多的挑战和难题。 本文从影响多核处理器可预测性的硬件共享资源入手,深入研究了引起干扰的硬件共享资源对WCET估值的影响:片上共享资源(共享Cache、片上互连)和片外共享资源(片外共享存储),提出了基于多核处理器平台的实时系统WCET分析方法。所取得的研究成果主要包括: 1、提出了一种基于多核处理器平台的实时系统WCET静态分析模型。该模型借鉴成熟的单核WCET静态分析流程,在底层微体系结构分析中综合考虑片上共享资源和片外共享资源干扰对实时任务执行时间的影响,以及共享资源干扰之间的相互影响。该模型用于指导后续的多核共享资源干扰分析、WCET计算和基于多核处理器平台的WCET分析工具的设计与实现。 2、提出了一种基于指令取指执行时序范畴的共享指令Cache干扰分析方法。该方法考虑线程控制逻辑和执行时序对干扰的影响,基于指令取指执行时序范畴判断并行线程间在共享Cache上的干扰状态。理论分析证明该方法的有效性,实验结果表明,该方法在保守的地址映射分析方法的基础上可以更合理地分析共享Cache干扰,从而获得更精确的WCET估值。 3、提出了一种迭代的共享总线干扰分析方法。针对共享Cache和共享总线的多核结构,综合考虑共享总线干扰和共享Cache干扰对线程WCET估值的影响以及二者之间的相互影响,以获得更精确的WCET估值。其核心思想是根据本文提出的基于指令取指执行时序范畴的共享Cache干扰分析方法,考虑共享总线对共享Cache访问时序的影响以及共享Cache干扰状态对共享总线的访问影响,确定合理的共享Cache和共享总线干扰状态,通过收敛的迭代分析方法获得更精确的WCET估值。 4、提出了一种基于访问时序范畴的片外共享存储访问干扰分析方法。该方法针对并行线程竞争访问片外共享存储引起的干扰问题,借鉴执行图的思想构建线程存储访问图,在此基础上确定父辈窗口和干扰窗口:通过父辈窗口分析存储访问操作之间的影响以确定合理的线程存储访问延迟,通过干扰窗口分析并行线程间片外共享存储访问干扰,从而获得合理的、更精确的存储访问时间开销。该方法不仅考虑了线程内的存储访问请求之间的影响,而且基于时序范畴更好的分析了并行线程间的存储访问请求干扰。 5、设计并实现了基于多核处理器平台的实时系统WCET静态分析工具MCTA。基于前面提出的干扰分析方法,在多核处理器平台的实时系统WCET静态分析模型的指导下,设计并实现了面向多核处理器的WCET静态分析工具MCTA。MCTA在底层微体系结构分析中考虑共享资源干扰对WCET估值的影响以及干扰之间的相互影响,以此获得更精确的WCET估值。WCET分析工具的实现、实验验证和评估结果表明,本文提出的上述技术是有效的,能够很好地应用于多核处理器在实时系统中的设计和实现。
【图文】:
引发了体系结构技术的深刻变革[4]。如图 1.2 所示,经过最近几年的展,以多核处理器为代表的先进体系结构已经逐渐取代单核处理器器性能的主要途径[5][6][7]。多核处理器在一个芯片中集成多个处理器的层次化、功能的模块化与分布化,它让每个功能部件都尽量的简尽可能保持连线的局部性。较之单核处理器,,多核处理器具有很多多核处理器可以在较低的时钟频率下提供单核处理器需要很高时钟的计算性能。多核处理器较低的时钟频率也可以很好的满足功耗、限制。
.2 逻辑执行顺序对共享 Cache 干扰的于取指执行时序范畴的干扰分法获得指令的取指执行时序范bj和 bm、bn,可以通过取指执行含的指令分别为:bi1、…、bii基本块 bm和 bj在共享 Cache 题可知,此时二者内部指令的( ) ( ) ) ( ) || ( mk jj start start IF b IF b It > latest t latest t( ) ( ) ( ) ( ) || ( mk jj start start sIF b IF b It t > latest t latest t( ) ( )mkstartIF b≥ earliest t且( stIFlatest t ) ( )) ( ) mkstartIF b≤ latest t且earliest
【学位授予单位】:国防科学技术大学
【学位级别】:博士
【学位授予年份】:2011
【分类号】:TP332
本文编号:2690634
【图文】:
引发了体系结构技术的深刻变革[4]。如图 1.2 所示,经过最近几年的展,以多核处理器为代表的先进体系结构已经逐渐取代单核处理器器性能的主要途径[5][6][7]。多核处理器在一个芯片中集成多个处理器的层次化、功能的模块化与分布化,它让每个功能部件都尽量的简尽可能保持连线的局部性。较之单核处理器,,多核处理器具有很多多核处理器可以在较低的时钟频率下提供单核处理器需要很高时钟的计算性能。多核处理器较低的时钟频率也可以很好的满足功耗、限制。
.2 逻辑执行顺序对共享 Cache 干扰的于取指执行时序范畴的干扰分法获得指令的取指执行时序范bj和 bm、bn,可以通过取指执行含的指令分别为:bi1、…、bii基本块 bm和 bj在共享 Cache 题可知,此时二者内部指令的( ) ( ) ) ( ) || ( mk jj start start IF b IF b It > latest t latest t( ) ( ) ( ) ( ) || ( mk jj start start sIF b IF b It t > latest t latest t( ) ( )mkstartIF b≥ earliest t且( stIFlatest t ) ( )) ( ) mkstartIF b≤ latest t且earliest
【学位授予单位】:国防科学技术大学
【学位级别】:博士
【学位授予年份】:2011
【分类号】:TP332
【参考文献】
相关期刊论文 前1条
1 姬孟洛;李军;王馨;齐治昌;;一种基于抽象解释的WCET自动分析工具[J];计算机工程;2006年14期
本文编号:2690634
本文链接:https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2690634.html