低压、低功耗CMOS模数转换器（ADC）的设计技术研究

发布时间：2020-06-02 00:15

【摘要】：随着集成电路工艺的持续发展和器件特征尺寸的持续减小,未来的电子系统将是系统级芯片(SOC)的应用,即一个混合信号系统。需要将数字电路和模拟电路集成到一块硅片上,以降低成本、功耗、缩减体积和减少印刷电路板数据总线的辐射噪声。混合信号系统中的一个关键部分是模数转换器(ADC),作为模拟和数字电路的接口电路,模数转换器对整个系统的设计非常重要。 本文研究了当今比较流行的流水线型(Pipeline)ADC,分析了ADC的主要性能参数,并对一些常用的结构进行分析比较。介绍了ADC中一些重要的模块电路:采样保持电路、比较器和运算放大器。在此基础上详细地分析了流水线型ADC,从设计思想、基本原理开始,分析流水线型ADC的结构特点以及它的误差特性,并给出了设计中的参数确定等一些考虑。 在以上的理论指导下,基于Smic 0.13 Mixed Signal,3.3V的工艺,进行了电路设计。首先利用Simulink对整个系统进行仿真,以确保算法的正确性,然后进行单元块电路的设计。重点进行比较器和运算放大器的设计。设计目标是1.5bit每级结构的10bit高速、低功耗流水线型ADC。由于此结构对比较器的失调要求不是很严格,所以选择动态比较器以降低功耗。仿真结果显示,动态比较器的静态功耗极低,运放的开环直流增益为86dB,增益带宽积为14.5MHz,功耗为6.7mW。
【图文】：

系统的采样频率由单级的转换时间决定，这极大的提高了转换速件开销基本与转换位数呈线性关系。流水线ADC虽然吞吐量与流水线关，但对于任何给定的采样，，转换时间与流水线中的级数成正比，这号在完整的输出产生以前必须通过所有的级。放大器用来放大余数信传输到下一级，这样对下一级比较器的分辨率要求降低了。该放大器是流水线后级的比较器不需要达到其它的多级ADC要求达到的最小精该放大器的缺点是它可能成为ADC主要的功耗源。比较器存在的偏移易用自校准技术解决。由于流水线各级可并行工作而且允许比较器有移，所以流水线ADC非常适合于高速高分辨率的应用。除此之外在Pipelin。ADC中采用如数字纠正技术、数字增益补偿技ling技术[6][7][8][15]等进一步提升了Pipeline结构ADC的性能。输入信号而言，从系统输入采样到最终转换成数字代码，需要经过N期的延迟，N为PipelineADC级数，这在一些要求很高的实时处理系一个最大的限制，亦即在反馈系统中应用受限制。除此之外就整体pelinoADC是一种非常有潜力优势的结构。________.r，n.截.，fl.n户心右八竹

傅恼

本文编号：2692293