深亚微米GHz级CAM全定制设计
发布时间：2020-06-02 21:45
【摘要】： 微处理器内核关键路径上TLB(Translation Look-aside Buffer)由Data阵列和Tag阵列组成。Data阵列由SRAM(Static Random Access Memory)实现,而Tag阵列通常由CAM(Content-Addressable Memory,按内容寻址存储器)实现。CAM通过并行快速比较支持TLB加速虚实地址转换。从而,它的速度对微处理器性能有很大的影响。采用全定制方法设计CAM具有速度快、面积小的特点,具有广泛的应用价值和重要的实践意义。 本文在深入研究CAM的全定制设计技术的基础上,设计实现了满足TLB性能要求的CAM。通过对CAM的电路参数和物理版图等多个方面进行设计优化,本文在0.13μmCMOS工艺下设计了一款高性能CAM。 本文的主要贡献和创新点有: 1、全定制实现了TLB中的CAM。时钟正周期进行匹配操作和读、写地址译码,时钟负周期进行局部匹配线和全局匹配线预充以及读、写操作。版图模拟表明,最差情况下,工作频率为1GHz;读操作640.12ps,写操作574.35ps,匹配操作360.00ps;面积0.21mm2。 2、优化改进了一种新的匹配线结构:反相器控制分级匹配线结构。这种结构通过匹配线分级以及局部匹配线通过一个反相器连接下拉全局匹配线的nMOS管,从而能够更快的下拉全局匹配线,从而得到更好的匹配性能。 3、优化了双匹配线结构设计。将差分电压敏感放大器应用到双匹配线结构中,较优化前CAM操作获得更快的速度。
【图文】：
图 2-9 BiCAM 双匹配线结构命中时结果信号值为 1，匹配时为 0。图 2-10 反相器控制分级匹配线结构 Hspice 波形表 2-1 匹配线结构横向对比模拟结果传统匹配线结构 分级匹配线结构 全局匹配线加速技术 反相器控制分级匹配线结构从预充到匹配(ps)324 116 137 99
图 2-10 反相器控制分级匹配线结构 Hspice 波形表 2-1 匹配线结构横向对比模拟结果传统匹配线结构 分级匹配线结构 全局匹配线加速技术 反相器控制分级匹配线结从预充到匹配(ps)324 116 137 992.3 CAM 总体设计根据 X 微处理器对 TLB 中 CAM 的需求，，本设计要求实现一个 64 字×6×2 位的 CAM。在时钟的上半周期从 TLB 的 TAG 阵列中查找虚拟地址，下期从 TLB 的 DATA 阵列中取出数据合成物理地址，完成虚实地址的转换。2.3.1 CAM 工作时序CAM 工作时序如图 2-11 所示，读、写操作在时钟的负沿进行，CAM 操
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP333
本文编号：2693815
【图文】：
图 2-9 BiCAM 双匹配线结构命中时结果信号值为 1，匹配时为 0。图 2-10 反相器控制分级匹配线结构 Hspice 波形表 2-1 匹配线结构横向对比模拟结果传统匹配线结构 分级匹配线结构 全局匹配线加速技术 反相器控制分级匹配线结构从预充到匹配(ps)324 116 137 99
图 2-10 反相器控制分级匹配线结构 Hspice 波形表 2-1 匹配线结构横向对比模拟结果传统匹配线结构 分级匹配线结构 全局匹配线加速技术 反相器控制分级匹配线结从预充到匹配(ps)324 116 137 992.3 CAM 总体设计根据 X 微处理器对 TLB 中 CAM 的需求，，本设计要求实现一个 64 字×6×2 位的 CAM。在时钟的上半周期从 TLB 的 TAG 阵列中查找虚拟地址，下期从 TLB 的 DATA 阵列中取出数据合成物理地址，完成虚实地址的转换。2.3.1 CAM 工作时序CAM 工作时序如图 2-11 所示，读、写操作在时钟的负沿进行，CAM 操
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP333
【参考文献】
相关期刊论文 前1条
1 顾沧海;韩益锋;巫建明;闵昊;;一种高速低功耗内容寻址存储器的设计[J];复旦学报(自然科学版);2005年06期
相关硕士学位论文 前1条
1 侯进永;低功耗TLB设计关键技术研究[D];国防科学技术大学;2005年
本文编号：2693815
本文链接：https://www.wllwen.com/kejilunwen/jisuanjikexuelunwen/2693815.html
