32位高性能嵌入式CPU及平台研发

发布时间：2020-06-05 20:11

【摘要】： 嵌入式CPU作为SoC设计中最重要最关键的IP,其研发受到了广泛关注。本文主要围绕CKCORE国产32位嵌入式CPU的研制,对其体系结构、核心模块、验证流程,以及SoC平台等多项关键技术进行了深入研究。本文自主设计了32位嵌入式CPU的微体系结构,解决了乱序执行和快速退休、分支预测、写缓存、CPU硬核化等核心技术,实现了高性能低功耗的CK510。本文进一步研究了基于超标量体系的CK610,提出了投机执行、非阻塞指令发射和数据访问、硬件保留栈,以及动态可配置的CACHE回写等关键技术,大幅提升了性能。CK510/CK610按行业标准实现了硬核化,其主要技术指标与国际同档嵌入式CPU相当。针对多媒体增强单元设计,本文提出了宏单元分段共享的SIMD运算框架,通过基本乘法和加法逐层构建不同宽度的SIMD运算单元,有效解决了传统方法部分积过多,控制复杂和进位链延时大的缺点。设计了DSP扩展单元,提出了运算延时量化的流水线划分、全流水执行与结果回写、非阻塞发射与乱序执行,以及指令提前退休和延迟回写等多项关键技术,有效提升了多媒体应用性能。针对内存管理单元设计,本文提出一种基于全综合设计流程的分组匹配TLB方法,设计了全流水的TLB存储单元访问机制和初始地址预测,加速了TLB表项查询速度。高性能低功耗两级TLB访问机制,实现了访问速度与访问容量的优势互补。本文同时提出了软件透明的动态页面合并技术,提高了uTLB表项的地址转换效率。针对CPU的设计验证,本文重点研究了一种新的等价性验证流程及其验证系统ZDFV。ZDFV的核心由面向RTL级验证工具、面向门级验证工具,以及面向验证的综合工具组成。在对各种验证引擎深入研究的基础上,ZDFV提出了无依赖性割集和量化、锁存器匹配、混合SAT等多种验证方法,有效提升了处理器的验证效率。本文设计了基于自主CPU的SoC开发平台。平台以SPIRIT标准规范IP的特征,以XML标准描述目标SoC,可快速灵活的兼容任意遵从AMBA协议的功能模块,自动完成IP集成。在给定体系架构和约束的情况下,平台可自动生成RTL及FPGA仿真验证平台,支持软硬件协同设计,从而确保系统集成的正确和高效。
【学位授予单位】：浙江大学
【学位级别】：博士
【学位授予年份】：2009
【分类号】：TP332

【引证文献】