异步数据触发微处理器体系结构关键技术研究与实现

发布时间：2020-06-08 17:01

【摘要】： 越来越复杂的应用需求对嵌入式微处理器设计提出了更高的要求,嵌入式微处理器的设计要求高性能、低功耗、结构可扩展、成本低以及设计时间短。已经成熟的嵌入式微处理器设计技术在新的挑战面前已经开始显露出设计周期长、成本高、灵活性不足、处理器性能不平衡、验证与测试困难等缺点。因此,嵌入式微处理器的发展在不断提高半导体工艺水平的同时,也在不断地寻求新的嵌入式微处理器体系结构技术与设计方法。 本文在嵌入式微处理器体系结构研究中,结合面向特定应用定制微处理器的设计技术,提出了以定制处理器内核与异步电路技术为基础的嵌入式微处理器体系结构,力图在性能、功耗与设计灵活性之间获取最佳的设计折衷。本文重点研究了该嵌入式微处理器体系结构设计与实现的核心关键技术,主要包括体系结构的研究、软硬件协同设计开发环境的构建、异步集成电路设计方法、异步功能单元设计以及低功耗互连网络,并在上述关键技术研究的基础之上,设计实现了基于该体系结构的芯片原型,有效验证了本文的相关研究工作。 本文所取得的研究成果主要有: 1.提出了异步数据触发体系结构,该体系结构可以根据不同的应用需求对处理器内核进行定制,硬件支持寄存器文件分割与复杂的定制功能单元,并且可以灵活地对其进行添加或者删除,具有非常好的设计灵活性与可扩展性。与之对应的软硬件协同设计开发环境解决了指令集定制与可重定向编译等问题,能够实现内核的自动化生成,内部可以采用异步功能单元与同步功能单元混合设计的方法,以及低功耗的互连网络,既兼顾了性能,又具有低功耗的特性,为要求高性能、低功耗的嵌入式应用领域提供了一种非常好的体系结构设计模板。 2.提出了实用有效的异步集成电路设计方法,该设计方法解决了异步电路设计与现有成熟的同步EDA设计工具相结合的问题,自动化程度高,提高了设计效率。在设计过程中采用数据通路与控制通路分离设计的方法,数据通路的设计与同步电路设计完全一样,而控制通路中的关键部件采用定制宏单元的方式实现,具有较强的设计灵活性与实用性。 3.提出并设计实现了异步数据触发体系结构中的关键异步功能单元。通过对异步功能单元的设计实现,研究了异步数据触发体系结构中异步功能单元的特点,验证了异步集成电路设计方法的有效性,同时解决了异步电路设计中所遇到的一些具体技术问题,为后续的研究与设计提供了很好的借鉴意义。通过对异步功能单元性能与功耗的测试,也从一个方面证明了采用异步数据触发体系结构,能够在不损失性能的情况下实现低功耗的目的。 4.提出并设计了异步数据触发体系结构中的低功耗互连网络。在电路级,设计了单端并行传输模式下的低摆幅互连电路的驱动端与接收端,并将其以宏单元的方式实现,与标准单元一起提供给EDA工具;同时建立了低摆幅电路的延时与功耗评估模型,可以在设计过程中对互连设计进行评估及优化。在系统级,采用段式互连的总线结构,提出了相应的路由及优化算法,能够有效地减少总线组数,同时降低互连的延时与功耗。两个层次上的低功耗互连技术进行结合,最终实现了低功耗的互连网络。 5.设计实现了两款基于异步数据触发体系结构的微处理器原型。结合所有的研究工作,面向两个比较具有代表性的应用领域,本文设计实现了两款微处理器原型。通过分别运行实际的核心应用程序,测试了它们的性能以及功耗,证实了采用异步数据触发体系结构的微处理器可以在保证性能的前提下有效降低系统的功耗。 微处理器原型的成功实现与测试,对本文提出的异步数据触发体系结构、异步集成电路设计方法以及一系列关键技术的研究进行了有效的验证。
【图文】：

所设计电路的性能。因此，，根据延迟匹配信息设计延迟宏单元也是非常重要的一个步骤。简单的延迟单元可以通过偶数个反相器串联而成，如图3一13所示。outPut一一一一一

本文编号：2703381