X型DSP指令部件的设计与实现

发布时间：2020-06-09 19:34

【摘要】： X型DSP是一款高性能、低功耗16位定点数字信号处理器芯片。采用先进的改进型哈佛结构(一条程序存储器总线、3条数据存储器总线和4条地址总线),CPU内核设计了乘加(MAC)、比较,选择,存储单元(CSSU)等专用功能部件,片内集成大量的存储器和丰富的外设,采用高度专业化的指令集,特别适合便携式和嵌入式应用。本人有幸作为参研者之一全程参与了该DSP研制的全过程,承担并出色完成了其指令控制和中断控制部件的设计与实现。本文在深入研究X型DSP指令系统和微体系结构的基础上,给出了X型DSP指控部件的优化实现结构,并分取指、译码和控制等几个部分详细介绍了指控部件的逻辑设计和验证。译码矩阵PLA是指控部件的关键电路,用于实现由操作符到微控制信号的转换。PLA设计的优劣对指控部件面积、速度和功耗等性能指标影响很大。本文采用全定制方法,在0.25μm CMOS工艺下设计实现了X型DSP指令部件的译码矩阵PLA,详细介绍了译码矩阵的逻辑、电路和版图的设计与验证,并进行了性能分析。中断作为指令控制的重要组成部分,其性能的高低直接影响流水线的运行性能。速度是体现其性能的一个重要方面,本文深入研究了多种中断技术的实现方法,设计并实现了一种可以快速响应的中断系统。本文最后对指令部件进行了模块级的功能验证以及中断系统的验证,模拟验证结果表明指令部件的设计完全满足X型DSP芯片的设计要求,经投片证明已获得良好的效果。
【图文】：

流水线结构,流水线

国防科学技术大学研究生院学位论文叠执行，从芯片外部看，整个芯片每拍都能通过1条指令。2.2.IX型DSP的流水线结构介绍x型nsP芯片中所有指令均按照预取(prefeteh)、取指(Feteh)、译码(Deeode)、访问(Aceess)、读取(Read)和执行(Execute)6站流水线运行。流水线的6个站彼此独立，允指令重叠执行。在任意给定的周期内，，可以有1一6条指令被激活，每一条指令处于不同的行阶段。由x型DsP的系统时钟控制的6站流水线如图2.2所示:[3]

总体结构

那么在下一个周期中，一个指令字就被读取。在多字长指令出现的情况下，几个这个的取指令的动作系列。在流水线的第三个阶段译码段，对已经读取的指令进，然后指令执行所需的相关的控制序列被激活。其后的两个流水线段一访问段和读取操作数读取的系列动作。、如果指令需要，那么在访问段一个或两个操作数的地址就被址总线，而在其后的读取段操作数就会被读出来。任何写回操作都要涉及流水线的两段:读取段和执行段。在读取段，要写回的操作被送上EAB总线，在下一个周期，操作数通过EB总线写入存储器。通过X型DSP对存储器的每一次访问都要分两步来执行。第一步是存储器地址被送上一条地址总线步是相应的数据总线从存储器地址读取数据或是向存储器地址写数据。夸2.3功能部件组成X型DSP总体结构如图2.3所示，主要由以下功能部件组成:CPU内核、总线控制器、存储器、片内外设等。其核心控制部分主要由指令控制，存取控制和运算控制这三大路构成，主要执行部分是通过一条六站的流水线完成指令的执行和对数据的存取。CCCPU内核核核核核核核核核
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2008
【分类号】：TP368.11

【引证文献】