130nm工艺下600MHz SRAM的全定制设计与实现

发布时间：2020-06-12 14:25

【摘要】： X高频DSP是一款研制中的高性能32位定点运算DSP芯片,它采用超长指令字结构,一拍内最多可以发射8条指令,运算能力达4800MIPS ,设计频率为600MHz。因L1 Cache中的SRAM需要具有与处理器一样的运行速度,而编译器实现的SRAM已经不能满足设计需求,故需要采用全定制的方法设计高速的SRAM存储器。 本文主要研究内容体现在以下几个方面: 1.依据L1Cache对静态存储器的要求,确定了SRAM的总体结构和读写时序。设计和优化了存储电路、译码电路、敏感放大电路。其中在敏感放大电路上采用了电流模式的敏感放大电路,版图级模拟表明,新的电路相对于最初的电路设计,速度上提高了24%,相对于传统电压模式敏感放大器性能上提高46.1%。 2.对版图进行布局规划,确定对整体面积起决定因素的存储单元模块,之后向横、纵两个向进行模块扩展,直到覆盖所有的模块为止。在存储阵列里面,采用以存储单元对作为一个版图模块的布局方法,大大减少了接触孔电容和版图面积。 3.版图完成后加入扫描测试电路,该测试电路是一个8排流水的测试电路,通过从VCD文件截取大量的激励码对其进行模拟,基于130nm工艺,在典型情况下,SRAM可正确工作的最高频率达750MHz。SS情况下,工作频率达600MHZ。最后将完成好的SRAM进行IP核化,介绍了建立IP核化需要的模型及建立过程。 在常温、600MHz条件下的版图模拟结果表明,该SRAM读译码时间为544.6ps,数据读出为827.2ps,很好的满足了设计的要求,相对于用编译器产生的SRAM,访问延迟在读1的时降低了26.2%。写1的延时降低了27.9%。写0的延时降低了30%。平均功耗降低了15%。含有本设计的DSP芯片即将流片。
【图文】：

溯存储器市场的发展，SRAM 产品曾经被大量用于微处理器的一级，存中，但自从英特尔公司在其奔腾微处理器中直接嵌入高速缓存后施（路由器、网络交换器等）和通讯终端设备正在成为 SRAM，尤AM 的第一大应用领域。在一些高端消费类电子产品如 DVD 和机顶RAM 也找到了用武之地。近十年来，静态随机存储器（SRAM）的的数据存取的特点使得其发展势头强劲。在高性能微处理器设计领冲存储器中的 SRAM 的性能已经成为微处理器性能发展的瓶颈。近面积已经占据整个 SOC 芯片面积的 80％以上[3]，并且还有不断增长的1.2 所示。

如果存储器不需要周期性的时钟信号来无限期地保存存储的数据，，则称为是静态的。这些电路中的存储单元有直接连接到 VDD,GND 或者两者都有连接的通路。基于触发器电路的读写存储器单元阵列通常称作静态 RAM 或 SRAM，静态SRAM 有同步和异步之分，同步存储器采用统一的外部时钟信号来协调电路的工作，速度较快。而异步存储器则检测到存储器地址端信号的变化时来产生时钟信号来控制整个电路的工作，电路的功耗小，但速度较慢，并且需要异步控制逻辑。本章将介绍静态随机存储器总体结构、基本单元、SRAM 读写工作原理、SRAM的高速低功耗设计相关理论,在最后，给出了 130nm 下 SRAM 的研究现状。2.1 静态随机存取存储器 SRAM 的总体结构大多数存储器的结构如图 2.1 所示，这个结构是随机存取结构。这个名称源于对读取或者写入来说，存储器的各个位置可以随机地顺序按一个固定地速率进行存取，而存取的速率与其物理位置无关。下面依照这个结构图来介绍 SRAM 总体结构的各个部分。
【学位授予单位】：国防科学技术大学
【学位级别】：硕士
【学位授予年份】：2009
【分类号】：TP333

【参考文献】

相关硕士学位论文 前1条

1 杨焱;数据Cache静态存储体设计[D];国防科学技术大学;2006年

本文编号：2709662