提升相变存储器使用寿命的内存控制器优化技术研究

发布时间：2020-06-13 03:04

【摘要】：经过数十年时间的发展,作为传统内存介质的DRAM已经面临越来越多的挑战。目前的技术条件下,DRAM的集成度已经无法进一步提高,这极大限制了计算性能的提升。并且DRAM能耗巨大,其消耗的能量占到计算机系统总能耗的40%左右。因此,近年来学术界和工业界开发了一系列新型存储介质,用于缓解当前内存系统存在的问题。其中,相变存储器(phase change memory,PCM)以其可字节寻址、高集成度和低能耗等特点,成为DRAM的有力竞争者。但是,和DRAM相比,PCM介质的写性能差,其写延迟比DRAM的要大一个数量级。这大幅增加了读请求的有效延时,进而降低了PCM主存的系统性能。近年来,学术界提出了大量的创新技术(比如,PreSET)用以减轻PCM介质写延迟大对系统性能造成的影响。在PCM中,写“1”(SET操作)和写”0”(RESET操作)耗时是不同的,SET操作延时是RESET操作的8倍左右。一个典型的写请求需要并行的将几百位数据同时写入PCM内存行中,写请求中包含SET操作几乎是不可避免的,所以写请求延时往往取决于SET操作延时。基于这个事实,当高速缓存被标记为“脏”,且该缓存行被写回内存前,PreSET提前对相应主存行中的所有位执行SET操作(即进行预置操作)。随后,当缓存行中的数据写回PCM时,写请求只需要执行RESET操作。因此,PreSET可以有效降低写请求延时,提高了PCM系统性能。然而,对于PCM而言,这种通过增加预置操作来提升系统性能的方式代价高昂。这是由于,PCM介质的写寿命较短,在写操作密集的情况中,介质会很快失效,进而导致数据的丢失。而PreSET会造成大量的额外写操作(预置操作也是写操作),进一步缩短了PCM介质的使用寿命。在大多数应用程序运行环境中,在系统的“脏”缓存行内,其实只有少部分存储单元的数据被更新了,多数的缓存行数据和内存中的依然保持一致。如果可以用细粒度的方式进行PreSET的预置操作,即当缓存行被更新时,仅仅针对内存行中和当前缓存行数据不一致的存储单元进行SET操作,当缓存行写回时,根据更新后的数据,只对这些存储单元中的部分位置进行RESET操作,那么就可以极大地缩小预置操作的范围,从而在延长PCM系统使用寿命的同时,仍能达到一个比较理想的系统性能。根据这个观察,在PreSET的基础上,我们提出了Partial-PreSET。实验数据表明,和PreSET相比,在只损失2%左右的系统性能的前提下,Partial-PreSET可以延长PCM的寿命达2.79倍。
【图文】：

统计数据表明，在多数测试基准中，在 76% 的被更新过的缓存行中，“脏”字数量小于4 个。基于本文的系统配置（缓存行包含 8 个字，每个字为 8Bytes），我们进行了相同的实验内容。如图1 1所示，只有一个字被修改的脏缓存行比例，最低为 20%（liquantum），最高达到 63%（mcf）。总体上，一个缓存行中“脏”字数量的平均值最低为 1.88（mcf）, 最高也只有 3.84（cactusadm）。总之，，在缓存行中实际被修改的数据是非常有限的。图 1 1 缓存行中的“脏”字数量基于如上事实，本文提出了 Partial-PreSET，一种基于 PreSET 的改进方案。Partial-PreSET 可以在提高系统写性能的同时，极大缓解 PreSET 造成的介质寿命缩短问题。PreSET 在缓存行第一次被修改时

行的写负载情况，其只是在一个固定的周期后，将一个特定内存行的内容写入相邻的内存行中，从而实现了负载均衡。Start-Gap 算法的硬件开销主要包括两个寄存器 Start 和Gap, 一个计数器以及一个额外的主存行 GapLine。其基本的执行流程如下图2 2所示。图ABCDEFGHIJKLMNOP012345678910111213141516StartGapABCDEFGHIJKLMNOP012345678910111213141516StartGapABCDEFGJKLMNOPI012345678910111213141516StartGapABCDEFGHIJKLMNO0P12345678910111213141516StartGap...H(a) (b) (c) (d)图 2 2 Start-Gap 算法[21]中2 2（a）的 PCM 内存系统包含 16 个主存行（0-15）。为了实现 Start-Gap，需要新增一个内存行 GapLine, 被标记为 16，其并不包含有效数据。17 个主存行构成一个循环队列。寄存器 Start 初始值为 0，代表队列被循环的次数。寄存器 Gap 的值表示当前 GapLine 的地址，初始值为 16。计数器 Counter 记录主存被写的次数，初始值为 0。为了实现磨损均衡，Start-Gap 算法设定了一个阈值 N。首先，如图2 2 (b) 所展示的
【学位授予单位】：上海交通大学
【学位级别】：硕士
【学位授予年份】：2018
【分类号】：TP333

【相似文献】

相关期刊论文 前10条

1 陈锟;小谈“双通道”[J];大众硬件;2004年02期

2 HJCBUG;;PAT技术深入解析[J];电脑自做;2003年09期

3 张海瑞;武丽;贾家宁;;基于FPGA的DDR2 SDRAM内存控制器设计[J];中原工学院学报;2013年04期

4 刘冬梅;祝永新;John Kwan;;面向高清媒体处理器的内存控制器的信号完整性验证方法[J];电子世界;2014年05期

5 ;小怪座谈[J];电脑爱好者;2004年12期

6 精神;集成内存控制器是Athlon64的软肋?[J];电脑;2004年02期

7 李鹏;王剑;曾露;王焕东;;多核片上系统主控式内存控制器预取[J];高技术通讯;2019年05期

8 小天二;;AM2和AM2+有啥区别[J];现代计算机(普及版);2008年10期

9 ;确保最佳的真实世界性能、功耗与带宽[J];电子设计工程;2016年04期

10 ;RAMBUS低成本wire bond封装DDR3内存 运行速度可达到1866MT/s[J];电子与电脑;2010年09期

相关会议论文 前2条

1 谢一丁;王蕾;王永文;龙恋;;多核系统中DRAM内存控制器与访存调度算法的研究[A];第十七届计算机工程与工艺年会暨第三届微处理器技术论坛论文集（下册）[C];2013年

2 张永志;宋宇鲲;;DDR2内存控制器指令重排技术的研究[A];2008通信理论与技术新进展——第十三届全国青年通信学术会议论文集（上）[C];2008年

相关重要报纸文章 前10条

1 IT时报 汪建君;英特尔推出至强可扩展处理器，整体性能提升达1.65倍[N];IT时报;2017年

2 本报记者 李觐麟;英特尔发布至强可扩展处理器[N];电脑报;2017年

3 魏铭;AMD处理器获得运营商青睐[N];人民邮电;2009年

4 本报记者 霍光 刘洪宇;多引擎推动计算变革[N];中国计算机报;2009年

5 祁金华;FB—DIMM再成讨论热点[N];网络世界;2007年

6 ;SLI 加入Intel阵营[N];中国电脑教育报;2005年

7 计算机世界实验室 李献;整合是未来[N];计算机世界;2008年

8 兰馨;双通道DDR简析[N];计算机世界;2004年

9 未来之路;AMD64位大戏谁捧场？[N];中国计算机报;2003年

10 ;即将上市的GeForceFX 5700Ultra[N];中国计算机报;2003年

相关硕士学位论文 前10条

1 陈林辉;片上网络中内存控制器布局方法的研究[D];北京交通大学;2019年

2 施扬;提升相变存储器使用寿命的内存控制器优化技术研究[D];上海交通大学;2018年

3 张波;基于UVM的LPDDR4控制器的验证[D];西安电子科技大学;2018年

4 武春锋;基于DDR4 SDRAM的光电图像实时存储技术研究[D];中国科学院大学(中国科学院长春光学精密机械与物理研究所);2018年

5 赵冠楠;基于FPGA的内存控制器的设计与应用[D];太原理工大学;2010年

6 张永志;DDR2内存控制器的模块设计和验证平台技术研究[D];合肥工业大学;2009年

7 邓丽;高带宽低延时的DDR2内存控制器的研究与实现[D];国防科学技术大学;2006年

8 潘杰;聚芯SoC高性能访存技术研究[D];中国科学院研究生院（计算技术研究所）;2006年

9 黄晨;基于访存密度的内存控制器调度研究[D];华中科技大学;2015年

10 解咏梅;龙芯2号片外存储系统性能分析[D];中国科学院研究生院（计算技术研究所）;2004年

本文编号：2710538